赛灵思携手台积电推ACAP架构 7纳米产品今年投产 明年出货

现阶段7纳米市占率高达100%的台积电，多家客户6月起将陆续进入量产阶段，其中，赛灵思(Xilinx)抢先揭露时程计划，其代号Everest的产品为首款采用台积电7纳米制程技术的全新运算加速平台ACAP产品系列，预计稍后投产，2019年开始出货。值得注意的是，台积电7纳米制程即将量产出货，对比之下，三星电子(Samsung Electronics)因Line 18厂延迟动土，使得7纳米制程*快2019年中才会量产，尽管日前释出已拿下高通5G芯片，与台积电制程技术差距持续扩大。台积电制程技术大幅**对手群，继2017年10纳米制程独拿苹果A11处理器大单，推升获利写下新高外，*慢2018年6月量产的7纳米制程未来1年市占率高达100%，2年内亦达85~90%，手上大单除再度通吃苹果A12处理器订单外，还有10纳米世代转单三星的高通，已决定重回台积电怀抱，*新X24数据机芯片与年底登场的Snapdragon 855处理器均下单台积电。台积电目前已有至少10颗7纳米芯片完成设计定案，年底前将有逾50颗，除苹果、高通外，下半年还有海思、超微、NVIDIA、赛灵思等7纳米制程产品将陆续量产出货。

意在完整5G技术布局 并联发科效益不如买赛灵思

晶片大厂博通( BRCM-US )并购对象又有新名单，今日国外网站《The Motlet Fool》上有文章点名，博通可能出手并购对象包含赛灵思，以及联发科等3家公司其中之一，对此传言分析师今(20)日指出，以博通购买晶片公司的逻辑来看，着眼5G布局可能性较大，也因此博通瞄准赛灵思的可能性还比较高。 分析师认为，联发科( 2454-TW )虽然也布局5G布局领域与技术，但进度仍逊于国际大厂，因此对博通来说，买联发科的实质效益相对较受限。《The Motlet Fool》今日上有文章点名，博通购买高通受阻后，持续寻找新的并购标的，其中包含赛灵思、Cirrus Logic 以及台湾手机晶片大联发科，消息传回台湾引起市场讨论。对此分析师直指，博通出手并购晶片厂，主要着眼仍在产品与技术布局，博通先前对高通展现极高的兴趣，目的不在高通高市占率的手机晶片，而是瞄准高通已具备多样**的5G 领域商机。由于5G 传输牵涉到的技术层次与范畴更广，相比4G 传输着重语音与通讯，5G 所需的资讯传输技术层次更高，技术更精密与先进，对现在已经起跑的5G 竞赛来讲，博通要在大赛中胜出，不只需要时间，还要有足够的

赛灵思新任CEO：用FPGA迎接AI时代，不看好专用芯片

在AI芯片领域，前有英伟达GPU独领风骚，后有谷歌对外开放TPU，赛灵思CEO Victor则认为FPGA芯片将是重头戏。 3月19日，****大FPGA厂商赛灵思公司新任总裁兼CEOVictorPeng表示，要进一步推动计算加速、计算存储及网络加速领域的**与部署，让客户在人工智能（AI）推断、视频与图像处理、基因组学等领域受益于芯片性能和单位功耗性能的提升。为了更好地应对AI时代的挑战，赛灵思宣布推出ACAP（Adaptive Compute Acceleration Platform，自适应计算加速平台）。ACAP是一个高度集成的多核异构计算平台，核心是新一代的 FPGA 架构，适用于加速广泛的应用，其中包括视频转码、数据库、数据压缩、搜索、AI推断、基因组学、机器视觉、计算存储及网络加速等。不看好专用芯片技术的进步让CPU、GPU、FPGA（现场可编程门阵列）和ASIC（专用集成电路）这些不同处理器厂商之间的竞争也越来越激烈。作为FPGA的领头羊，Victor表示，赛灵思现在的竞争对手不再是FPGA的**大厂商Altera(已被英特尔收购)，而是英伟达和英特尔的处理器业务。这主

未来每台PC都会有AI，辉达GPU擅长训练,赛灵思FPGA拼推论

1.AI正为晶圆厂运作带来新面貌;2.AI夯！ 辉达GPU擅长训练，英特尔/赛灵思FPGA拼推论;3.ISI：未来每台PC都会有AI、潜在市场规模遭严重低估;4.AI人脸辨识不仅看出你的性取向 还可以看出智商和犯罪倾向;5.以色列历史学家预言，2050 年 AI 将创造大批「无用阶级」;6.IBM与麻省理工学院合建AI实验室 集微网推出集成电路微信公共号：“天天IC”，重大新闻即时发布，天天IC、天天集微网，积微成著！长按 laoyaoic 复制微信公共号搜索添加关注。 1.AI正为晶圆厂运作带来新面貌;芯片制造商正在利用人工智能 MarketInsider报导，Evercore ISI分析师CJ Muse 9月15日指出，辉达现在已主宰AI训练阶段、未来可望成为推论 MarketInsider报导，Evercore ISI分析师CJ Muse 9月15日指出，辉达现在已主宰AI训练阶段、未来可望成为推论 聪明脸，一看就知。但在未来，看一个人是否聪明，可能不是凭直觉，而是可以凭借 AI(人工智能) 从脸部照片检测出来的，而且不只智商，AI 还可以辨识性取向和政治、犯罪倾向。《卫报》报导

赛灵思/IBM取得PCI Express突破性效能

赛灵思(Xilinx)近日宣布其PCI Express Gen4效能，取得重大成果，赛灵思与IBM两家公司采用PCI Express Gen4标准，超越现今广泛部署的PCI Express Gen3标准，使加速器与CPU之间的数据传输效能提升一倍。 同时，Gen4标准倍增CPU与加速器之间的传输带宽，至每条信道16Gbit/s，能让人工智能与数据分析等要求严苛的数据中心应用效能加速。 IBM副总裁暨研究院士Bradley McCredie表示，很显然地数据中心运算的未来将会建构在开放标准的基础之上。 在PCI Express的**优势，是客户选择在现代数据中心部署POWER架构的关键。赛灵思技术长Ivo Bolsens表示，该公司相信开放式标准，非常高兴两家公司共同合作达成这项里程碑，解决在加速运算方面多项重大的效能瓶颈，尤其是在数据中心运算的领域。IBM与赛灵思连手在赛灵思16奈米UltraScale+组件，以及IBM POWER9处理器之间，实现Gen4接口规格的互操作性，推出具备PCIe Gen4兼容能力的可程序化组件。

赛灵思拚机器学习、FPGA获百度采用，本季营收优

全球可编程逻辑解决方案领导厂商赛灵思(Xilinx Inc.) 于美国股市26日盘后公布2018会计年度第1季(截至2017年7月1日为止)财报：营收年增7%(季增1%)至6.15亿美元、连续第7个季度呈现增长；毛利率为68.8%；每股稀释盈余年增3%(季增11%)至0.63美元。 美联社报导，根据Zacks Investment Research的调查，分析师原先预期赛灵思2018会计年度第1季营收、本业每股盈余分别为6.156亿美元、0.60美元。展望本季，赛灵思预估营收将介于6.05-6.35亿美元(中间值为6.2亿美元)、毛利率预估约69-71%。 根据Zacks的调查，分析师原先预期赛灵思本季营收将达6.121亿美元。赛灵思财报显示，2018会计年度第1季亚太地区营收年增幅(16%)居各市场之冠、就季增率而言则是日本(12%)位居**。日经亚洲评论6月13日报导，NVIDIA Corporation虽凭借通用GPU(GP-GPU)登上人工智能(AI)芯片一哥位置、但竞争对手早已在一旁虎视眈眈。美国低功耗现场可程序逻辑门阵列(FPGA)制造商Xilinx表示，伙伴厂商利用FPG

赛灵思展示All Programmable 技术

美商赛灵思(Xilinx)近日于2017年OpenHW 设计大赛和学术峰会上宣布，此次大会将着重于展示赛灵思All Programmable 技术，协助新加坡打造智能城市和智能校园计划的优势。 赛灵思**副总裁兼**技术长 Ivo Bolsens 表示，看到过去11年里OpenHW 设计大赛产生这么多基于All Programmable 产品和技术的**项目��该公司感到十分振奋。 作为OpenHW大赛的发起者及All Programmable 产品(包括FPGA、SoC、MPSoC、RFSoC和3D IC)的公司，承诺将持续投资亚太地区和全球的硬件**活动。新加坡科技设计大学副教务长白敬良表示，响应新加坡打造智能国家的愿景，新加坡科技设计大学致力于打造智能校园。 该校很高兴能够与赛灵思一起将OpenHW设计大赛和学术峰会带到新加坡科技设计大学、带到新加坡，带到亚太地区。 赛灵思的All Programmable 技术能解决当前面临的许多设计挑战，也将加速推进智能校园计划。此由赛灵思大学计划(XUP)所发起的竞赛和大会，系与新加坡科技设计大学(SUTD)联合主办，并获得新加坡经济发展局(

美DARPA推CHIPS开放芯片 英特尔已加入 赛灵思表兴趣

美国国防高等研究计划署(DARPA)旗下简称为“CHIPS”的计划，在未来8个月目标将定义及测试开放芯片介面，目标培育从即插即用小芯片(Chiplet)设计半导体元件的生态体系，希望在3年内将可见有多家公司以此连结广泛的晶粒，用以打造复杂的半导体元件，目前英特尔(Intel)已参与这项计划，赛灵思(Xilinx)几位高层也对DARPA这项计划表现出兴趣，预期不久后还会有几家业者加入。根据科技网站EE Times报导，目前英特尔正在讨论是否开放其部分“嵌入式多裸片互连桥接”(Embedded Multi-Die Interconnect Bridge；EMIB)技术，作为该公司参与DARPA这项计划的一部分。在本届Hot Chips大会上，英特尔也介绍两款EMIB介面，分别称为“UIB”及“AIB”，两者均为相对简单的并行I/O电路，英特尔认为这项技术比为EMIB采用串列连结，具备较低的延迟性及较佳的微缩性。英特尔目前仍未决定是否将发布AIB，以及如果发布了AIB，是否会让AIB成为开放源。AIB是英特尔为收发器所打造的专门介面，之后广泛应用于射频(RF)、类比及其他装置应用上，AIB在

赛灵思宣布Spartan-7 FPGA进入量产阶段

赛灵思(Xilinx)宣布Spartan-7系列FPGA现已开放订购，并可依据标准作业时程安排出货。 作为赛灵思旗下成本优化型产品系列的关键成员，该组件系列旨在通过提供低成本与低功耗的产品，以满足成本敏感型市场的需求，同时以业界**的效能功耗比，针对I/O互联进行了优化。 采用了小尺寸封装的Spartan-7 FPGA商用组件，能支持更大的运作温度范围(从摄氏零下40度至125度)。 Spartan-7系列以更低的入门价位，提供更高的处理器扩充性，比起前一代采用Xilinx 32位MicroBlaze软件处理器IP的方案，高出50%的嵌入式处理效能。 此外，Spartan-7组件亦提供支持AES-256比特流解密、SHA-256比特流验证、以及芯片内建eFUSE密钥储存等功能的分层式**解决方案。这是搭载Spartan FPGA核心的设计方案，首度开放利用Vivado设计套件，将为用户创造更多生产力优势。 所有Spartan-7 FPGA皆拥有免费的Vivado HL WebPACK版本以及Vivado HL设计版与系统版的支持。

Xilinx 广泛部署动态重配置技术

All Programmable技术和器件的全球**企业赛灵思公司(Xilinx, Inc)宣布，在今天发布的Vivado Design Suite HLx 2017.1版中广泛纳入部分重配置技术，为有线和无线网络、测试测量、航空航天与**、汽车以及数据中心等丰富应用，提供动态的现场升级优势和更高的系统集成度。动态现场升级利用赛灵思部分重配置技术，设计人员能夠即时变更器件的功能，无需全部重配置或重建链接，从而大幅提高了All Programmable器件的灵活性。通过提供在关键功能持续运行的状态下，用户也可以在已经部署好的系统中升级特性集、修复漏洞和演进到新标准的能力，极大地提升了系统的可升级性和可靠性。Viavi Solutions公司的**工程设计经理 Craig Palmer 表示：“在赛灵思器件中使用部分重配置功能，不仅使我们能够优化 FPGA 的尺寸，而且还为我们的设计提供了**的灵活性，支持我们在保持系统连接的同时，还能在多个端口单独进行重配置。”更高的系统集成度部分重配置技术实现了动态可配置性，在切换设计中的某些部分时，其余部分还能继续保持工作，完全不需停机，且几乎不影响

赛灵思广泛部署动态可重组技术

赛灵思(Xilinx)近日宣布推出的 Vivado 设计套件 HLx 2017.1 版中，广泛纳入部分可 重组(Partial Reconfiguration)技术，为包括有线与无线连网、测试与量测、航天与 国防、汽车、及数据中心等广泛领域的应用，提供动态的现场升级优势以及更高的 系统整合度。 Viavi Solutions 公司**工程经理 Craig Palmer 表示，该公司组件中采用部分可重 组功能，不仅能优化 FPGA 的尺寸，还获得完全的弹性来维持系统的链接状态， 并同时能在设计中的多埠单独进行重组。是德科技研究室**研究员 Tom Vandeplas 表示，FPGA 的部分可重组技术是是德 工具套件里用来开发新一代测试与量测解决方案的关键利器。 部分可重组技术让我 们能够因应测试系统对于弹性以及复杂度等需求持续攀升的趋势。该公司部分可重组技术让设计师能实时变更组件功能，不必**重组与重建链路， 大幅提升 All Programmable 组件的弹性。 透过提供用户能在关键功能持续运行的状 态时，也能在已布署的系统中更新功能集、修正错误、以及演进至新技术标准的能 力，极大地

Xilinx宣布EC2 F1实例已广泛采用 Virtex UltraScale+ FPGA

原标题：Xilinx宣布亚马逊弹性计算云（EC2）F1实例已广泛采用Virtex UltraScale+ FPGA集微网消息，2017年4月24日，北京—All Programmable技术和器件的全球**企业赛灵思公司（Xilinx, Inc.，(NASDAQ:XLNX)）今天宣布，其高性能Xilinx® Virtex® UltraScale+™ 系列FPGA现已在亚马逊弹性计算云（Amazon Elastic Compute Cloud，EC2）F1实例中应用。该实例除了利用FPGA提供可编程的硬件加速器之外，还支持用户*佳化他们的计算资源以满足其作业负载的特殊需求。 当亚马逊云端网络服务在云端提供**且可调整的运算规模时，F1实例让用户利用FPGA部署硬件加速器更容易。因为FPGA具有可编程能力，用户无需重新设计任何硬件，即可拥有充分的灵活性升级或者优化他们的硬件加速器， 进而缩短评估与**的时间。F1实例将被用来解决需要高带宽、增强型联网，以及超高计算能力的科学、工程，以及商业方面的复杂难题，尤其是对临床基因，财务分析，影像处理，海量资料，**防护，以及机器学习等对时间敏感的应

赛灵思 FPGA 应用于亚马逊 EC2 F1 Instance

赛灵思(Xilinx)近日宣布其高效能 Xilinx Virtex UltraScale+系列 FPGA，现已应用在 Amazon Elastic Compute Cloud (Amazon EC2) F1 Instance 实例。 除了利用 FPGA 提供可编程的硬件加速机制外，还让用户能优化他们的运算资源来满足 其作业负载的特殊需求。 当亚马逊云端网络服务，在云端上提供**且可调整的运算规模时，F1 实例， 让用户透过使用 FPGA 对关键作业负载，能轻易地部署硬件加速机制。 由于 FPGA 具备可编程能力，用户不须重新设计任何硬件，即可拥有充分的弹性来升级与* 佳化其硬件加速功能，进而缩短评测与开发的时间。F1 实例将用来解决需要高带宽、强化型联网、以及超高运算功能的科学、工程 与商业方面的复杂难题，尤其是对临床基因、财务分析、图像处理、巨量数据、***防护、以及机器学习等对讲求时效性的应用特别有帮助。

基于Xilinx Artix的强悍传输能力

Xilinx Virtex Ultrascale™ FPGA 电源解决方案

PMP9475 12V 输入参考设计以紧凑高效的设计提供为 Xilinx's Virtex? Ultrascale 系列 FPGA 供电时所需的所有电源轨。此设计使用几个 TI 的 PMBus 负载点电压稳压器以简化临界轨的设计/配置和遥测。它采用一个 UCD90120A，可实现灵活的加电和断电排序并通过 PMBus 接口实现电压监控、电流监控和电压裕量调节。特性提供 Xilinx Virtex Ultrascale FPGA 所需的所有电源轨设计已经过优化，支持 12V 输入板载加电和断电排序具有输出电压和电流报告功能的 PMBUS 接口电压裕量调节功能

Xilinx发布射频级模拟技术！

Ti推出面向Zynq UltraScale+ MPSoC的电源参考设计

人工智能走向终端应用 赛灵思推出专用软件堆栈

人工智能(AI)从云端服务器走向网络边缘，直接内建到各类物联网(IoT)装置，已经成为挡不住的发展趋势。 有鉴于此，现场可编程门阵列(FPGA)供货商赛灵思(Xilinx)宣布，将在其现有的嵌入式视觉解决方案基础上，强化对机器学习(Machine Learning)等人工智能功能的支持，并推出reVISION软件堆栈。 赛灵思工业、科学、医疗(ISM)营销**技术经理罗霖表示，人工智能已经成为科技产业发展的重要趋势，而且从核心(数据中心)往边缘(各类联网装置)扩散的态势十分明显。 不过，由于缺乏对应的函式库(Library)等软件堆栈辅助，应用***经常必须从头到尾靠自己的力量进行开发，因此项目开发的时程很长，而且需要耗费大量人力。为了解决这个问题，赛灵思宣布推出reVISION软件堆栈解决方案。 全新reVISION堆栈可让对硬件设计不熟悉的软件及系统工程师，也能够更容易、更快速地开发支持人工智能的嵌入式视觉应用。 这类应用涵盖高阶消费类产品、汽车、工业、医疗、以及航天与国防等领域，以及新一代的应用包含协作机器人、具备感测与碰撞规避功能的无人机、扩增实境、自动驾驶车、自动监视与医学诊

两款开发板卡开启您先进的全新的系统设计

现已提供两款开发板卡开启您先进的全新的系统设计日前，赛灵思公司宣布它们研发的20nm Kintex UltraScale FPGA——KU040芯片已经进行到了量产阶段，这是赛灵思公司**款All Programmable（全可编程） 20nm器件——实际上也是业界**款20nm可编程逻辑器件——进入到量产阶段，这款20nm KintexUltraScale KU040 FPGA包含了424,200个逻辑单元，21.1Mbit的BRAM（Block RAM）存储空间，1,920个DSP48E2 slice（查看“UltraScale DSP48E2:每片包含更多的DSP处理单元”），三个PCIe Gen3/Gen4集成硬化的IP核，20个GTH 16Gbps SerDes收发器，520个I/O管脚。尽管它是KintexUltraScale FPGA系列芯片中体积排名**小的成员，但是这款20nm KintexUltraScale KU040 FPGA提供系统设计者更多的片上资源，在比较注重功耗的7系列产品系列中，这款新型的FPGA芯片比大部分Kintex-7系列FPGA芯片所提供的设计

腾讯云**基于赛灵思FPGA的云服务器

如何单独打开Xilinx SDK项目工程

对于一个ZYNQ的项目，我们在根目录下有如下文件：PROJECT.cache PROJECT.data PROJECT.sdk PROJECT.srcs PROJECT.ppr.PPR文件是PLANAHEAD的工程文件，在WINDOWS下面可以直接双击打开，PROJECT.cache PROJECT.data是项目产生的临时文档，可以不用管。在PROJECT.srcs下面我们找到PROJECT.srcssources_1edksystem目录，这个目录下存在一个system.xmp文件，这就是XPS产生的以顶层实体SYSTEM为名的工程文件名，双击就可以打开XPS工程。在PROJECT.SDK下面，结构层次为SDKSDK_Export，包含如下目录：.METADATA SDKPROJECT SDKPROJECT_BSP HW SYSTEM_HW_PLATFORM其中.METADATA为临时文件，SKDPROJECT_BSP就是BOARD SUPPORT PAKCAGE工程，HW和SYSTEM_HW_PLATFORM包含了相应的硬件初始化代码，我想问这两个的PS7_init.c/h有什么

基于Xilinx Zynq UltraScale+ MPSoC的VPX3

PanaTeQ公司是一家来自瑞士的硬件设计公司，该公司主要业务是设计和生产**的FPGA定制板卡以及行业标准板卡，主要面向**电子市场，例如通信、**、科研、工业以及航空国防等。该公司采用Xilinx Zynq UltraScale+ MPSoC器件设计了不同行业标准的板卡，如VPX、CompactPCI、AdvancedMC、mTCA.4以及XMC等通用行业通信标准。下面向大家介绍的就是符合VPX标准的VPX3-ZU1 3U OpenVPX核心板卡。PanaTeQ VPX3-ZU1板卡符合OpenVPX 3U标准，采用Xilinx Zynq UltraScale+多核处理器SoC，集成了四核ARM Cortex-A53应用处理单元（APU）、双核ARM Cortex-R5实时处理单元（RPU）、一个ARM MALI-400图形处理器（GPU）以及丰富的可编程逻辑资源，同时还有片上存储空间以及可扩展外部存储的接口，支持多种外设互连接口。图1 PanaTeQ推出的VPX3-ZU1 3U OpenVPX模块该板卡的**版本采用的是XCZU9EG-1FFVC900器件，还集成了2/4GB 6

GRVI Phalanx实现千核处理器

基于赛灵思Kintex-7 FPGA设计或硬件原型的快速部署方法

PLDA集团的990美元XpressK7 PCIe板卡，为系统设计师提供了一个基于赛灵思Kintex-7 FPGA设计或硬件原型的快速部署方法。这个主板支持1代、2代和3代PCIe，同时带有一个端点卡缘连接器，可以支持多达四个PCIe插槽。板上还有赛灵思的Kintex-7 XC7K160T All Programmable FPGA（XC7K325T和XC7K410T FPGA是可选配置）以及用于扩展的HPC FMC接插件部分。板上DDR3-1066 SDRAM插槽可支持高达4GB板上内存。这是板卡图片

赛灵思公司推出针对OpenCL、C和C++的SDAccel开发环境

在2014年国际超算大会(Super CompuTIng 2014)上，赛灵思公司(Xilinx)推出了针对OpenCL、C和C++的SDAccel开发环境，旨在为数据中心带来*佳单位功耗性能，从而利用FPGA实现数据中心应用加速。SDAccel是可软件定义的开发环境，它隶属于赛灵思的SDx产品线，也是该产品线的*新成员。数据中心运维人员总是不断在寻求更高的服务器性能，尤其是随着云计算的发展带来数据中心的流量激增。目前，他们主要是通过易于编程的多核CPU和GPU来开发应用，但CPU和GPU都遇到了单位功耗性能的瓶颈壁垒。从事海量数据中心应用开发(如密钥加速、图像识别、语音转录、加密和文本搜索等)的设计人员既希望GPU易于编程，同时又希望硬件具有低功耗、高吞吐量和*低时延功能。然而，多核CPU和GPU加速器在可扩展性上存在严重的问题：因为客户希望用简单的全高度插入式PCIe开发板作为数据中心服务器的应用加速器。这种开发板经配置可运行高功率图形卡，但客户同时希望功耗不超过25W，以便*大化可扩展性并*小化总功耗。赛灵思公司亚太区销售与市场副总裁杨飞解释道，“不论是基于标准的x86服务器环境

基于赛灵思FPGA的低成本MIPI接口IP

基于FPGA的低成本MIPI接口，专门针对视频显示器和摄像头的。设计嵌入式系统DSI和CSI-2视频接口的用户现在即可采用低成本MIPI接口赛灵思公司（Xilinx, Inc. (NASDAQ:XLNX)）携手其**联盟成员Northwest Logic和Xylon宣布推出基于赛灵思FPGA的低成本MIPI接口IP，该产品专门针对成本敏感型视频显示器和摄像头而优化。MIPI显示串行接口（DSI）和摄像头串行接口2（CSI-2）已成为多种不同嵌入式系统中低成本视频显示器和摄像头的业界连接标准。赛灵思FPGA现可用来连接图像传感器和ASSP，支持高带宽应用开发的CSI-2和DSI标准，满足4K2K乃至更高标准要求。此次针对MIPI支持的发布，进一步加强了赛灵思开发Smarter Vision（智能视觉）方案的承诺，至今已经可以支持先进的实时分析和浸入式显示应用。赛灵思公司广播和专业音视频业务细分市场负责人Aaron Behman指出：“MIPI DSI和CSI-2现在是赛灵思7系列和Spartan? 6 FPGA连接低成本显示器、摄像头和视频应用处理器的**标准。因此，当今越来越多基于MI

Xilinx FPGA普通IO作PLL时钟输入

在xilinx ZC7020的片子上做的实验;[结论]普通IO不能直接作PLL的时钟输入,专用时钟管脚可以;普通IO可以通过BUFG再连到PLL的时钟输入上,但要修改PLL的设置 input clk的选项中要选择"No Buffer";具体内部布局分配可以通过 Xilinx的FPGA Editor来查看,ZYNQ的时钟管理也和之前的片子略有不同,之后在另一篇介绍,相关文档[Demo1]// demo1 two bufg connectmodule iobuf zc702里没有global clock的概念了,但有了很多专用时钟脚,用起来一样;

Digilent公司发布新款FPGA开发板

Digilent公司宣布了新款FPGA开发板，归属于其Nexys产品线——Nexys4——板上集成一个赛灵思ArTIx-7100T FPGA。该ArTIx-7 100T FPGA提供:15,850逻辑块，每块拥有4个6输入查找表和8个触发器4,860 K比特快速块RAM6个时钟管理通道，每个带有锁相环（PLL）240 个DSP块内部时钟速度超过450MHz片上模数转换器 除了ArTIx-7 FPGA附属设备外，Nexys4 FPGA开发板还提供了一系列扩展端口和外围设备集：16个用户开关USB-UART桥12比特VGA输出口3轴加速度计16M字节模块RAM用于XADC信号的Pmod16个用户LED2个三色LEDPWM音频输出温度传感器串行闪存用于FPGA编程的通信的Digilent USB-JTAG端口2个4比特7段数码管MicroSD卡连接器PDM麦克风10 / 100的以太网接口4个Pmod端口用于鼠标、键盘和记忆棒的主机USB接口Nexys4 FPGA板的学术版价格是159美元，而非学术客户的价格是320美元。该开发版与赛灵思的vivado设计套件兼容，包括免费的WebPACK的

System generator如何与MATLAB进行匹配？

system generator是xilinx公司的系统级建模工具，它是扩展mathworks公司的MATLAB下面的simulink平台，添加了XILINX FPGA专用的一些模块。加速简化了FPGA的DSP系统级硬件设计。但是对于初学者来说，不知道什么版本的matlab和什么版本的sytem generator相匹配,以及如何将他们关联在一起？让我来告诉你吧！For System Generator for DSP Release Notes and Known Issues, see Optional:Synopsys Synplify Pro H-2013.03Mentor Graphics ModelSim 10.1bSystem Generator for DSP 14.4 and Vivado System Generator 2012.4Operating System Support:Windows 7 ProfessionalWindows XP ProfessionalRed Hat Enterprise 5 WorkstationRed Hat Enterpri

不可错过的400Gbps以太网演示

如果你对400GE（400Gbps以太网）有兴趣，你*好去看一下2014年10月7日Dallas 开幕的WDM（即下一代光网络）会议。在那里，毫无疑问你会驻足在赛灵思展位前（# 23）观看一个基于赛灵思Virtex UltraScale VU095 FPGA评估板VCU109的Spirent 400G以太网测试系统，该系统连接四个100Gbps的住友电工CFP4 LR4光模块，。赛灵思VU095 FPGA提供了高速的SerDes端口，用于连接到光模块，以及400GE MAC和PCS IP以支持实现400GE的预标准，同事还提供了一个封包生成器/检查器用于创建和监控400GE流量。Spirent的测试仪同样也是基于赛灵思的FPGA，它包含四套100Gbps的Oclaro公司CFP2 LR4模块，因此演示中也包含一些光通信的互操作性。

ZYNQ器件的启动配置方法

无任是用CPU作为系统的主要器件，还是用FPGA作为系统的主要器件，系统设计中首先要考虑到的问题就是处理器的启动加载问题。XILINX推出的ZYNQ可扩展处理平台，片内包括两个高性能的ARM Cortex A9硬核（称为处理系统processing system (PS)）和FPGA（称为可编程逻辑programmable logic (PL)），在基于该平台的系统设计时具有极大的灵活性，本文就ZYNQ系统设计时都会遇到启动加载问题作一个抛砖引玉的描述，如有不当之处还请高手斧正。^_^一、器件配置单元ZYNQ器件都带有一个器件配置单元(device configuraTIon unit (DEVCFG) )，该模块由PS控制，提供软件控制下的PS和PL的初始化和配置功能。以前单个FPGA器件提供的下载方法已经不在适用，PL的配置下载必须在PS的参与下进行。Zynq-7000的器件配置单元包括下面的PS单元:①CPU②OCM(引导ROM和共享RAM)③ 部分顶层总线和外设④PS器件配置模块在PL侧，下面的单元也将参与:①PLS器件配置逻辑和接口② 解密/鉴权硬件③存储在eFUSE单元或者

使用VIVADO对7系列FPGA的高效设计心得

随着xilinx公司进入20nm工艺，以堆叠的方式在可编程领域一路高歌猛进，与其配套的EDA工具——新一代**FPGA设计软件VIVADO也备受关注和饱受争议。我从2012年开始使用VIVADO，像所有刚推出的软件一样，在刚推出的时候都会存在一些bug，特别是VIVADO2013.22013.3。而*新的版本VIVADO2013.4在32位的电脑上也是经常出现运行缓慢、自动退出或挂起等现象，相信在后面的版本中这些问题会得到很好的解决。虽然存在一些bug但是它却阻挡不了VIVADO高效的设计以及良好的布局布线效果。下面我以我工作中碰到的一个工程为例来和大家分享一下VIVADO的高效设计带给我们的全新感受！我的工程是一个ADC数据采集的例子，LVDS总线，12根数据线，DDR模式。根据XILINX给出的xapp585，我将串并转换1:7的设计改成了串并转换1:4。依然使用了selecTIO资源的ISERDES。原设计框图如下：[[wysiwyg_imageupload:1348:]]其中CalibraTIonbitslipstatemachine和DeskewControl模块比较复杂并且

6 FPGA LX9 MicroBoard成为学习FPGA的另一低成本方法

昨天为写博客搜索关于miniSpartan6+开发板的一些信息，我偶然看到$89的 Xilinx Spartan-6 FPGA LX9 MicroBoard。我很确定我从未写过关于这块小型FPGA开发卡，即使它发行很久了，现在机会来了。对你来说，使用Spartan-6 MicroBoard是一个完整的低成本的方法，可以熟悉赛灵思Spartan-6 FPGA的开发。它使用同一个USB端口作为电源和JTAG编程，所以你只需要一根USB线（已有）和一台主机。*好是像我一样，板子有预载入的配置，因此它可以做盒子以外的事。还有一些视频指南，安富利Speedway设计工作组和安富利支持的论坛。虽然很小，但赛灵思Spartan-6 FPGA LX9 MicroBoard包括：Spartan-6 XC6SLX9-2CSG324C FPGA64兆字节LPDDR SDRAM128兆位多I/O SPI Flash内存10/100 以太网PHYUSB转UART端口板载USB JTAG电路两个兼容DigilentPmod的接口（2&TImes;6），易于外设器件的扩展单片，带有良好电源指示的3导轨电源TI的CD

亚马逊EC2 F1采用赛灵思FPGA

赛灵思(Xilinx)宣布其16奈米UltraScale+系列FPGA，将部署于亚马逊云端网路服务(AWS)之全新Amazon Elastic Cloud Compute(Amazon EC2) F1执行个体类型，以加速基因研究、财务分析、影像处理、巨量资料、**，以及机器学习推论作业负载。 除亚马逊EC2 F1执行个体外，AWS亦发布一款提供FPGA***使用的Amazon Machine Image(AMI)设计工具，AMI为包含赛灵思Vivado设计套件及授权的开发工具与脚本预先打造。赛灵思企业策略**副总裁Steve Glaser表示，我们相信FPGA将成为云端运算的主流应用，而AWS上周的发表，更证明了此一趋势正在发生且势不可挡。

赛灵思发表基于FPGA可重组加速堆叠方案

赛灵思(Xilinx)近日在SC16大会上，发表一系列技术Xilinx Reconfigurable Acceleration Stack(可重组加速堆叠)，旨在支持全球*大的云端服务供应商们快速开发与部署各种加速平台。 专门针对云端级应用而设计之基于FPGA的可重组加速堆叠，内含各种函式库、架构整合、开发板，并支援OpenStack。透过赛灵思FPGA，该方案可带来相当高的运算效率：较x86伺服器CPU高出40倍，比其他FPGA厂商方案高出6倍。藉由动态重组技术，为广泛的高效能作业负载，进行矽元件*佳化，其中包括机器学习、资料分析及视讯转码。这些作业负载*佳化，仅须切换至*适合的设计位元流，即可在数毫秒完成。凭藉DSP架构，在处理有限精度资料上的多项优势，再加上**的晶片内记忆体资源，以及**其他FPGA厂商一年的技术优势，此FPGA让超大规模资料中心在处理机器学习推论时，能达到2至6倍的运算效率。可重组加速堆叠，内建专为云端运算作业负载的数学函式库、整合主流架构的应用函式库如机器学习的Caffe、高密度伺服器的PCIe介面开发板与参考设计，以及一个OpenStack支援套件，让FP

赛灵思公布16奈米FPGA细节

赛灵思(Xilinx)近期公布搭载高频宽记忆体(HBM)，及快取同调汇流互连架构加速器(CCIX)的16奈米Virtex UltraScale+系列FPGA设计细节。此系列支援HBM的FPGA元件，拥有*高记忆体频宽，��提供较DDR4 DIMM高20倍的记忆体频宽，更比业界采相同记忆体技术之产品每位元低4倍功耗。 此全新元件针对机器学习、乙太网路连结、8K影像及雷达等密集型运算下，所需较高之记忆体所设计。该系列产品亦提供CCIX IP，可支援CCIX之处理器以执行快取同调汇流，满足运算加速应用。赛灵思FPGA暨SoC产品管理部门**总监Kirk Saban表示，与DRAM的整合，象征着高阶FPGA应用记忆体频宽巨幅的跃进。HBM整合至赛灵思的元件中，为业界划定了未来朝向多重兆位元记忆体频宽的方向，且赛灵思的加速强化技术，将为有高运算及应用负载的客户，提供更有效率的异质化运算。以2015年起即采样并通过重重检证的16奈米Virtex UltraScale+系列FPGA为基础，针对HBM*佳化的Virtex UltraScale+产品，将HBM整合的风险降到*低。此系列产品以台积公司与赛灵

赛灵思嵌入式视觉***专区登场

赛灵思(Xilinx)近期推出针对软体、硬体、以及系统开发人员的嵌入式视觉***专区(Embedded Vision Developer Zone)，以加速他们的生产力，并打造All Programmable差异化嵌入式视觉应用。 透过嵌入式视觉***专区，该公司为开发人员快速启动下一代视觉系统，并提供了“一站式平台”，以协助他们充分利用基于机器学习分析技术的感测器融合、先进电脑视觉演算法，以及即时物体侦测和分析功能。嵌入式视觉***专区的核心为汇集众多的工程设计资源，包含协助软体研发的*佳化函式库、硬体开发商专属的视觉IP、专案，以及由赛灵思、其联盟计画成员及社群***所提供的教学课程。嵌入式视觉联盟创始人Jeff Bier表示，产品开发人员正积极拥抱嵌入式视觉技术。从智慧监控摄影机到自动驾驶车，几乎所有装置和地方都需要“看见”的视觉功能。对嵌入式视觉开发人员而言，在成本与耗电预算极为吃紧的条件下，添加视觉功能，有许多独特的挑战。为这些***提供一个专属的平台，让他们能够找到符合应用需求的众多资源，是协助更多开发人员克服上述挑战的重要的一步。

ARM、赛灵思将在新物理IP平台合作开发芯片 采台积电7纳米

台积电与三星电子(Samsung Electronics)、英特尔(Intel)及GlobalFoundries竞逐7纳米制程技术有成，继近日对外公布自有**全新7纳米制程技术后，ARM(ARM)也*新宣布将与赛灵思(Xilinx)延续双方在提供物理IP解决方案加速**，以及*小化成本及风险的合作关系，此即ARM将把Artisan物理IP平台授权给赛灵思，并采台积电7纳米7FF FinFET制程，预计2017年上半将成品出厂验证(tape out)及送样部分工程样品，预估正式上市时间落在2018年。 根据EE Times及Hexus网站报导，赛灵思为全球主要FPGA芯片制造商，同时也是台积电大客户之一，过往台积电新制程技术多率先支援FPGA芯片制造，此次合作也不例外。另外，赛灵思也将以ARMArtisan物理IP平台开发下一代All-Programmable FPGA、MPSoCs以及3D IC等产品线。ARM物理设计团队行销副总裁Ron Moore指出，从16纳米FinFET制程演进至7纳米FinFET制程，一大改变在于可保有芯片性能水准达约3GHz，以及降低功耗水准达2成。ARM推

赛灵思于SC16大会展出可重组加速方案

赛灵思(Xilinx)宣布将于SC16大会，展出针对云端级应用的可重组加速方案。透过一系列的展示与说明，赛灵思将与其产业生态系夥伴，一同展现赛灵思All Programmable技术，如何适用于运算密集型的资料中心作业负载，包括机器学习、资料分析、视讯转码、储存、以及网路等，以协助全球*大的云端服务供应商，在云端级环境着手开发与部署各种可重组加速平台。 该公司敬邀各界于2016年11月14至17日，莅临犹他州盐湖城Salt Palace会议中心参观3640号赛灵思摊位。

赛灵思强化资料中心运算速度

赛灵思(Xilinx)宣布为资料中心提供全新加速强化技术，以扩展其16nm UltraScale+产品蓝图。其成品将提供16nm FinFET+ FPGA与整合式高频宽记忆体(HBM)的组合优势，并支援近期宣布适用于加速器的快取同调汇流互连架构技术(CCIX)。CCIX由七家公司共同推动，可使加速器架构于多重处理器架构上运作。此加速可强化技术，并有效提升用于异质运算的资料中心高需求工作负载。此外，全新产品也将高度运用于其他高记忆体频宽的众多运算密集应用程式。 以台积公司验证的CoWoS制程所打造的赛灵思HBM FPGA，可藉由提供比分离式记忆体通道高达10倍的记忆体频宽提升加速效能。HBM技术能使兆位元记忆体频宽整合至封包中，以降低延迟率。此外，为进一步将资料中心工作负载*佳化，全新CCIX技术能允许不同指令集架构的处理器与赛灵思HBM FPGA等加速器同步分享资料，以提升异质运算效率。赛灵思执行副总裁暨可编程产品部门总经理Victor Peng表示，该公司运用**代3D IC技术的单个20nm晶片已可提供一百九十亿个电晶体，并正为资料中心加速与其他运算密集的设计打造第三代3D IC突

赛灵思扩充嵌入式视觉晶片产品系列

赛灵思(Xilinx)宣布为嵌入式视觉、工业物联网等各类应用，扩展晶片产品系列。由于目前嵌入式视觉与工业物联网应用，须要收集、统计并分析来自各种感测器资料，以获得可行的讯息洞见。因此，无论是当工厂须调整多个感测器摄影机功能，或须开发一个基于感测器融合，**引导系统的智慧型自动无人机，设计师皆可利用Xilinx FPGA和SoC产品来建构部分或整座系统。 扩展后的Xilinx Spartan、Artix与Zynq产品系列，涵盖下个世代任意连接、感测器融合、精密控制、影像处理、分析、**与保密等应用领域。赛灵思FPGA与SoC产品管理暨行销**总监Kirk Saban表示，透过新增的成本*佳化产品系列，Xilinx再次履行针对成本敏感应用，提供全方位解决方案的承诺，*新扩充的产品系列包含Spartan-7系列、附加的Artix-7产品及Zynq-7000单核心元件。新系列Spartan-7提供8x8mm封装的28奈米FPGA，实现该产品系列中相当具连结成本效益的互联解决方案，满足传统与**介面的要求，同时以小尺寸规格，实现高功耗效能比的感测器融合和精密控制。而新型FPGA针对多感测器嵌入式

FPGA进入数据中心　赛灵思夺下百度订单

FPGA大厂赛灵思(Xilinx)正式与大陆网际网路搜寻引擎供应商百度合作，以旗下的FPGA产品加速在大陆数据中心的机器学习应用，双方更进一步扩大FPGA加速平台的布建。 由于数据中心承载的运算工作量越来越大，数据中心开始采用加速器来满足低延迟率及高流量的需求，以保持合理的功耗水准。大陆百度选择了采用FPGA来提升运算功效。百度和赛灵思的策略联盟已经成为该异业合作的指标，赛灵思的FPGA平台是专门针对图像和语音识别等机器学习应用而打造，用 FPGA的功耗效率让加速器在整个数据中心进行部署，进而提升10~20倍的功耗效能比。百度和赛灵思的策略联盟也扩展至自驾车领域。百度计划采用这些平台来开发可商业化的自动驾驶技术，当部署在百度数据中心时，一个强大的集中式加速器群，可针对使用者的需求进行快速配置，同时满足极为严苛的运算负载需求。在这样的合作基础架构下，赛灵思执行副总裁暨可编程产品部总经理Victor Peng表示，以FPGA为基础的加速技术发展动能强劲，从与百度的合作带来*好的佐证。另外，赛灵思除了将FPGA应用大量推入数据中心外，也积极布局人工智慧(AI)技术，收购在神经网络技术的新创公

百度采用赛灵思FPGA加速机器学习应用

赛灵思(Xilinx)宣布，百度正採用赛灵思FPGA，以加速其中国资料中心的机器学习应用。两家公司正合作进一步扩大FPGA加速平台的部署规模。新兴应用的快速发展正日渐加重运算工作的负载，资料中心因而开始採用加速器，来满足低延迟率及高流量的需求，同时保持合理的功耗水準。FPGA所提供的功耗效率，让加速器能实际在整个资料中心部署，而且可提升10至20倍的功耗效能比。百度优化的FPGA平台是专门针对图像和语音识别等机器学习应用而精心打造。此外，百度还计画採用这些平台来开发商业可行的自动驾驶汽车。当部署在百度资料中心时，一个强大的集中式加速器群，可针对使用者的需求进行快速配置，以满足极为严苛的运算负载需求。百度执行总监刘炀表示，应用加速对于跟上迅速增长的资料中心工作负载量而言相当重要，亦为支援我们成长的重要因素。百度自动驾驶总监鲍君威补充，赛灵思FPGA为这项关键任务提供协助，并为自动驾驶汽车设计带来显着的价值。赛灵思执行副总裁暨可编程产品部总经理Victor Peng则表示，以FPGA为基础的加速技术发展动能强劲，百度此项重要应用便是很好的例证。也希望百度的**、专业与创造力能为市场带来更进

赛灵思：继续保持五成以上市场份额

赛灵思（Xilinx）是All Programmable FPGA、SoC、MPSoC和3D IC的全球**供应商，驱动着云计算、SDN/NFV、视频/视觉、工业物联网和5G无线等行业的进步。30多年以来，凭借3500项**和60项行业**，赛灵思取得了一系列历史性成就，包括推出业界首款FPGA器件和开启无工厂代工模式（Fabless）等。目前，赛灵思拥有约3500名员工和20000家客户，2015财年收入达到23.8亿美元。点评：赛灵思致力于实现新一代更智能的、互联的和差异化的系统与网络。顺应云计算、SDN/NFV、无处不在的视频、嵌入式视觉、工业物联网和5G的发展热潮，Xilinx的**使得这些应用既能软件定义，又能硬件优化。赛灵思的各种软件定义及硬件优化解决方案，包括已经被验证的、基于C语言和IP的可支持开发“软件定义硬件”的设计工具，以及一个支持“软件定义系统”开发的全新系列软件开发环境。通过这种独特的组合，赛灵思不仅正在使用软件满足快速增长的可编程性及智能性需求，同时也正在使用优化硬件来实现10倍以上的带宽、1/10的延时和功耗以及高度灵活的任意连接。作为行业的先锋和**者，

赛灵思供货首款16奈米 Virtex UltraScale+元件

赛灵思(Xilinx)近期宣布已将Virtex UltraScale+ FPGA供货给**客户，此产品为业界首款采用台积公司16FF+制程的高阶FinFET FPGA。赛灵思积极接触超过百余家使用UltraScale+系列产品与设计工具的客户，并将元件或主机板出货给其中六十多家客户。Virtex UltraScale+元件连同Zynq UltraScale+ MPSoC与Kintex UltraScale+ FPGA为赛灵思旗下16奈米三大系列产品，目前均已上市。赛灵思执行副总裁暨可编程产品部门总经理Victor Peng表示，Virtex UltraScale+ FPGA的成功出货，代表三大UltraScale+16奈米系列产品均已上市，协助上百家客户运用以先进FinFET为基础的元件、开发主机板与工具来开发下个世代的设计。Virtex UltraScale+元件建立在20奈米高阶FPGA Virtex UltraScale产品系列成功的基础上，其运用32G收发器、PCIe第四代整合式核心及UltraRAM晶片内建记忆体等技术让全新元件具备较佳效能，为下个世代的资料中心、400G与T

赛灵思Virtex UltraScale元件为资料中心互联带来更高成本效益

赛灵思(Xilinx)宣布旗下收发器元件--Virtex UltraScale有新突破，可为资料中心互联带来更高成本效益。该产品已可相容于25GE、50GE及100GE铜线、背板IEEE和相关规格要求，并可支援资料中心长达五公尺的铜线和一公尺长的背板互联。这些规格包含IEEE 802.3bj 100GBASE-CR4/KR4、IEEE 802.3by 25GBASE-CR/CR-S/KR/KR-S、25 Gigabit乙太网路协会50GBASE-CR2/KR2等。相较于光纤，资料中心客户可运用nx25G铜线线路在成本与功耗上获得较佳解决方案，并透过任何现成符合规格的厂商，将伺服器连接至机柜顶端交换器。 赛灵思FPGA 与SoC 产品管理暨行销**总监Kirk Saban表示，该款FPGA已进入量产阶段，同时该公司亦是符合25Gb铜线线路与背板规格的FPGA供应商，并致力于协助客户打造较低风险、较高成本效益的资料中心解决方案。该公司的收发器技术具有较佳的讯号品质与自动适应均化功能，能确保呈现较高的讯号完整性与较快的串联建置。搭配整合式100G乙太网路MAC IP、软体错误修正(RS-FE

赛灵思强化嵌入式视觉应用与工业物联网产品系列

赛灵思(Xilinx)近期宣布透过拓展产业生态系与硬体平台加强其嵌入式视觉应用与工业物联网市场的产品系列。这项发表强化该公司于2015年全新16奈米Zynq UltraScale+ MPSoC元件与软体定义SDSoC开发环境公用版。这些新产品、开发环境及强化产业生态系的结合，使该公司客户得以在快速成长的嵌入式视觉应用与工业物联网市场中，创造具更高差异化与灵活性的应用。 赛灵思与其产业生态系于2016嵌入式电子与工业电脑应用展中展示*新Zynq UltraScale+ MPSoC的产品、SDSoC开发环境，以及下列拓展的产业生态系针对嵌入式视觉应用与工业物联网所打造的产品，其中包含即时等级与应用等级操作系统均可支援ARM Cortex A53应用处理器核心与硬化及在Zynq UltraScale+ MPSoC元件中的即时ARM R5核心。此外，更多元的函式库可从赛灵思联盟成员中取得，包含Auviz、MulticoreWare、TERADEEP与其他等。这些函式库为深度学习提供关键的建构模块，以支援边界和云端上需要先进密集运算法的影像与视觉处理。赛灵思网址：www.xilinx.com

赛灵思56G PAM4收发器技术实现新一代乙太网路部署

赛灵思(Xilinx)今日宣布运用4阶脉冲振幅调变(PAM4)传输方式的56G收发器技术，开发出以16nm FinFET+为基础的可编程元件。针对下个世代的线路速率，PAM4解决方案是业界公认*具可扩展性的传讯协定，将加倍现有基础架构频宽，进而协助推动下一波光纤和铜线互联乙太网路的部署。该公司正在推广与展示超越一般PAM4可用性的56G技术**，协助教育供应商和产业生态系成员，使其为技术转移作好准备。 赛灵思SerDes技术事业群副总裁Ken Chang表示，该公司客户早已开始期待如何加快下个世代的应用，这让该公司意识到现在必须提高对56G PAM4技术解决方案的认识，以协助客户转移他们的设计。随着云端运算、工业物联网、软体定义网路等趋势持续增长，推动对无限频宽的需求，技术**必须扩展至50G、100G、400G连接埠和Terabit介面，以在不增加每位元的成本和功耗下*大化连接埠密度。标准化线路速率是满足下个世代不断提高频宽需求的关键。该公司所开发的56G PAM4收发器技术用以突破线路速率、插入损耗及串音等传统资料传输的物理限制。此技术支援晶片对晶片、模组、直接连接缆线或背板应用的

导体整并潮 赛灵思可望跟上；

1.半导体整并潮 赛灵思可望跟上；2.物联网抢单大赛**起跑　全球芯片大厂强力动员；3.联发科10、16nm**芯片 今年到位；4.联发科：Helio X10 的 Wi-Fi 断流问题可通过设备软件更新解决；5.新一代芯片不再只靠硬件设计　系统、应用成发展关键；6.韩半导体以投资研发　积极对抗景气困境 老杳推出个人微信公共平台，主推原创及重大突发事件分析，欢迎搜索公共号：laoyaoshow 1.半导体整并潮 赛灵思可望跟上；半导体产业近来掀起一股整并热潮，迹象显示美国晶片业者赛灵思（Xilinx）可望搭上整并列车，带动该公司股价走扬。赛灵思周四股价收涨8.59％，报46.78美元，优于预期的第3季业绩并非推动股价上扬主因，而是该公司可能成为收购对象。周五美股开盘赛灵思股价上升1.85％，报47.65美元。2015年赛灵思股价累计上涨9％。赛灵思发布业绩时亦揭露，已向美国证管会（SEC）呈报与5位**高阶主管签订控制权变动（change of control）条款，包括执行长卡夫利罗（Moshe Gavrielov），目的在公司经营权出现变动时给予员工保障。卡夫利罗于法说会表示：“晶片

半导体整并潮 赛灵思可望跟上

半导体产业近来掀起一股整并热潮，迹象显示美国晶片业者赛灵思（Xilinx）可望搭上整并列车，带动该公司股价走扬。 赛灵思周四股价收涨8.59％，报46.78美元，优于预期的第3季业绩并非推动股价上扬主因，而是该公司可能成为收购对象。周五美股开盘赛灵思股价上升1.85％，报47.65美元。2015年赛灵思股价累计上涨9％。赛灵思发布业绩时亦揭露，已向美国证管会（SEC）呈报与5位**高阶主管签订控制权变动（change of control）条款，包括执行长卡夫利罗（Moshe Gavrielov），目的在公司经营权出现变动时给予员工保障。卡夫利罗于法说会表示：“晶片产业显然出现大规模整并，外界普遍预期这股趋势将延续。”他补充控制权变动合约纯粹让公司的薪酬与一般公司相同。BMO资本市场分析师史里维斯特瓦（Ambrish Srivastava）表示：“控制权变动条款大幅提升赛灵思可能被其他公司收购的可能性。在我们追踪研究的企业中，上次出现此条款是赛灵思的竞争对手－晶片设计业者阿尔特拉（Altera），后者*终被英特尔（Intel）以167亿美元高价收购。”史里维斯特瓦表示，美国手机晶片大厂

台积电16纳米 再吞肥单

赛灵思（Xilinx）昨（1）日宣布，旗下采用台积电（2330）*新16奈米制程的*新可编程逻辑晶片（FPGA）Virtex UltraScale+正式出货**客户采用，并将元件或主机板出货给超过60家客户。 图／经济日报提供赛灵思是继续苹果和海思之后，又一半导体元件大厂加入台积电16奈米制程阵营，为台积电首季业绩添助力。台积电昨日股价反映先进制程**对手，以及本季率先迎春燕利多，股价站上144元，攀上今年新高价，涨幅1.4%，预料在董事会于本月宣布上修去年盈余增配现金股息助攻下，有望朝填息价147.5元迈进。赛灵思表示，全新采用台积电16奈米技术推出的首款FPGA UltraScale+产品系列，可比28奈米元件提供高出二至五倍的系统级功耗效能比。此产品系列适用于先进LTE及早期5G无线技术、车用先进驾驶辅助系统（ADAS）、云端运算、工业物联网、SDN/ NFV与影音和视觉市场。赛灵思是台积电先进制程忠实大客户。赛灵思表示，此次采用16奈米制程产品，涵盖UltraScale+全系列产品，反映台积电16奈米制程技术趋成熟，预料随良率提升，不仅助赛灵思持续缔造三连霸地位，相关客户也将加

赛灵思或加入半导体并购潮 高通和清华成潜在买家

半导体产业近来掀起一股整并热潮，迹象显示美国芯片业者赛灵思（Xilinx）可望搭上整并列车，带动该公司股价走扬。 赛灵思周四股价收涨8.59%，报46.78美元，优于预期的第3季业绩并非推动股价上扬主因，而是该公司可能成为收购对象。周五美股开盘赛灵思股价上升1.85%，报47.65美元。2015年赛灵思股价累计上涨9%。 赛灵思发布业绩时亦揭露，已向美国证管会（SEC）呈报与5位**高阶主管签订控制权变动（change of control）条款，包括执行长卡夫利罗（Moshe Gavrielov），目的在公司经营权出现变动时给予员工保障。 卡夫利罗于法说会表示：“芯片产业���然出现大规模整并，外界普遍预期这股趋势将延续。”他补充控制权变动合约纯粹让公司的薪酬与一般公司相同。 BMO 资本市场分析师史里维斯特瓦（Ambrish Srivastava）表示：“控制权变动条款大幅提升赛灵思可能被其他公司收购的可能性。在我们追踪研究的企业中，上次出现此条款是赛灵思的竞争对手－ 芯片设计业者阿尔特拉（Altera），后者*终被英特尔（Intel）以167亿美元高价收购。” 史里维斯特瓦表示，美国

赛灵思领导多核心协会OpenAMP小组加速异质系统开发

赛灵思(Xilinx)宣布加入多核心协会(Multicore Association, MCA)OpenAMP工作小组。该工作小组创立宗旨为建立标准机构，以提升异质系统开发的生产效率与上市时程。 赛灵思嵌入式软体部门技术长Tomas Evensen表示，此一工作小组将协助建立标准，以简化与加速多核心产业采用OpenAMP架构技术。此外，这些标准能确保该公司建置的OpenAMP能协助客户迅速开始建构全方位的系统。该公司的OpenAMP架构能简化异质环境开发，且能透过业界**可生产16奈米多重处理Zynq UltraScale+ MPSoC元件上完全支援OpenAMP的建置。该架构能支援可立即使用的互通性，以及FreeRTOS、Xilinx独立环境和Linux作业系统于Zynq UltraSclae+ MPSoC上的ARM A53或R5核心，以及于Zynq-7000 All Programmable SoC上的ARM A9之间的通讯。其他支援OpenAMP的商用服务包含整合支援Nucleus RTOS的Mentor Graphics Multicore Framework、Mentor E

2015华中科技大学赛灵思开源硬件**创业大赛圆满收官

2015 年 12 月－ 2015年12 月 26 日，华中科技大学（以下简称“华科”）与FPGA芯片供应商赛灵思，Xilinx全球教育市场合作伙伴DIGILENT有限公司（ 中文名称“迪芝伦”）及中国区分销伙伴依元素科技联合举办的2015年度华中科技大学赛灵思开源硬件**创业大赛（DIGILENT校园杯）举行了复赛以及*终的决赛。此次比赛由华科电子信息与通信学院牵头，DIGILENT中国有限公司作为赛灵思在教育市场的全球**合作伙伴对本次大赛做了冠名。为了保证比赛的公平、公正及公开性，赛事委员会由电信学院副院长程文青教授领衔，并邀请了校内、校外以及企业代表共11名评审专家组成评审委员会，DIGILENT中国区总经理李甫成先生，DIGILENT在中国地区代理商依元素科技公司总经理陈俊彦先生作为企业代表全程参加了复赛及决赛阶段的队伍评审。包括电信学院、光电学院、生医学院等在内的多个学院，超过160名同学参加了复赛，部分同学观摩了决赛。经过激烈角逐，共有55组学生代表队进入复赛，12组队伍进入*终的决赛。所有评审专家经过无记名投票的方式*终评出了3队一等奖，5队二等奖以及11队三等奖。所有

半导体行业并购热潮仍未退去

所有热闹的聚会*后都会结束。但半导体领域目前正红火的并购盛宴距离终场看来还远着呢。 投资者以为这股热潮快要结束也是情有可原。周三宣布的安森美半导体(ON Semiconductor Corp., ON)以24亿美元收购Fairchild Semiconductor的交易是芯片行业并购盛宴的*新成员。而且这场盛宴的规模可观，Dealogic的数据显示，今年迄今，该行业并购交易总规模达到1,200亿美元以上。这无疑创下了历史*高纪录。投资者希望这场并购盛宴持续下去，但可能令他们的愿望落空的是实际交易数量并不多，为2005年以来*少的。这意味着交易规模非常大。实际上，今年目前为止有14笔交易的规模超过了10亿美元，其中包括安华高科技(Avago Technologies, AVGO)以370亿美元的创纪录价格收购博通公司(Broadcom Co., BRCM)。Dealogic的数据显示，今年的平均交易规模是去年平均水平的三倍多。这说明并购热潮可能正在达到顶峰。这么说的一个原因是，该行业许多规模*大的公司现在正忙于吸收他们*近进行的收购。但可能至少还会出现几笔交易。上个月有报道暗示德州仪器公

赛灵思Spartan-7 FPGA系列满足高成本考量应用设计

赛灵思(Xilinx)近期宣布为高度成本考量的应用推出I/O密集型元件的Spartan-7 FPGA系列。全新系列元件可因应汽车、消费性电子、工业物联网、资料中心、有线与无线通讯及可携式医疗解决方案等众多应用市场的连结需求。全新的Spartan-7 FPGA元件均可得到免费版Vivado设计套件WebPACK和Vivado设计与系统版的支援，从而可达到较快的整合与建置时间。 赛灵思FPGA与SoC产品管理暨行销**总监Kirk Saban表示，该系列产品的推出进一步扩展该公司在I/O密度、小型封装和功耗效能方面连续数代的地位。该系列采用小型封装，却可提供高比例的I/O数，这对高度成本考量的应用市场尤其关键。此系列元件的每瓦性价比较前几代提升四倍，因而可提供灵活的连结能力、介面桥接和辅助晶片等功能。此外，全新的产品系列将与Vivado设计套件相互优化，提供一个IP和系统导向的开发环境，以因应各种高度成本考量应用市场常见的更短开发周期和严格的产品上市时程压力。赛灵思网址：www.xilinx.com

赛灵思新版套件提升主流系统和平台设计人员设计效率

赛灵思(Xilinx)宣布推出Vivado设计套件HLx版，为All Programmable SoC、FPGA元件及打造可重用的平台提供全新高生产效率的设计方法。全新设计套件包含高阶系统、设计和WebPACK版本，且所有该版本的设计套件均具备C/C++函式库、Vivado IP整合器 (Vivado IPI)、LogicCORE IP子系统等Vivado高阶合成 (Vivado HLS)技术，以及完整的Vivado建置工具套件，让主流系统设计人员可方便地使用生产效率较高、较先进的C语言与IP设计流程。 赛灵思设计方法行销部门**总监Tom Feist表示，新版设计套件提供一个可重用All Programmable平台的设计和编程架构，该公司所有的Vivado软体提供先进设计工具、IP和UltraFast设计方法，让主流系统使用者可专注于设计具差异性价值的功能，并可用更快的速度完成更好的设计。新版设计套件包含Vivado HLS、Vivado IPI、LogicCORE IP子系统，以及全套Vivado建置工具套件。此外，该公司与其所有联盟计画夥伴，将针对视讯和影像处理、汽车驾驶辅助系

赛灵思提供支援16奈米UltraScale+元件公用版工具与文件

赛灵思(Xilinx)宣布提供支援16奈米UltraScale+系列公用版的工具及档，其中包含Vivado设计套件HLx版、嵌入式软体开发工具、赛灵思功耗评估器(Power Estimator)与用于Zynq UltraScale+ MPSoC及Kintex UltraScale+元件的技术文件。 赛灵思FPGA与SoC产品管理暨行销**总监Kirk Saban表示，作为提供16奈米可编程元件工具与档公用版的供应商，该公司将加速主流市场采用*先进的SoC与FPGA。现在所有客户皆能为其新一代应用验证UltraScale+产品系列较佳的系统级功耗效能比优势。”如今设计师们可在特定的设计上，透过UltraScale+产品系列实现比28奈米元件高出2～5倍的系统级功耗效能比。这项发表为针对16奈米元件的首款公用版工具，以支援更广大市场的采用。Vivado设计套件已被协同*佳化以完全利用UltraScale+产品系列的功耗效能比优势，以及SmartCORE及LogiCORE IP的完整目录。此次发表延续了先前UltraScale+产品系列的里程碑，包含2015年7月的**投产与早期试用，以及2