台积电与三星电子(Samsung Electronics)、英特尔(Intel)及GlobalFoundries竞逐7纳米制程技术有成，继近日对外公布自有**全新7纳米制程技术后，ARM(ARM)也*新宣布将与赛灵思(Xilinx)延续双方在提供物理IP解决方案加速**，以及*小化成本及风险的合作关系，此即ARM将把Artisan物理IP平台授权给赛灵思，并采台积电7纳米7FF FinFET制程，预计2017年上半将成品出厂验证(tape out)及送样部分工程样品，预估正式上市时间落在2018年。
根据EE Times及Hexus网站报导，赛灵思为全球主要FPGA芯片制造商，同时也是台积电大客户之一，过往台积电新制程技术多率先支援FPGA芯片制造，此次合作也不例外。另外，赛灵思也将以ARMArtisan物理IP平台开发下一代All-Programmable FPGA、MPSoCs以及3D IC等产品线。
ARM物理设计团队行销副总裁Ron Moore指出，从16纳米FinFET制程演进至7纳米FinFET制程，一大改变在于可保有芯片性能水准达约3GHz，以及降低功耗水准达2成。
ARM推Artisan物理IP平台的目的，是要为全球系统单芯片(SoC)设计提供全新技术基础，有助客户获得台积电7纳米制程优势。ARM宣称其Artisan物理IP平台能够创造不同优异水准的SoC之间更明显的设计差异。
ARM及赛灵思此次宣布预计2017年上半送样给客户、2018年正式上市的时间点，与台积电宣布7纳米量产时间相近。台积电此前称在2018年7纳米制程会投入量产。
目前外界仍无法获知采用7FF制程相较10FF制程，所生产芯片产品可创造多大程度的性能、功耗等提升优势。台积电于12月3~7日IEEE国际电子元件会议(IEDM)曾宣布其**全新7纳米制程技术，并展示由7纳米制程生产的全功能256MB SRAM测试芯片，性能较16纳米FinFET制程提升4成，功耗减少达65%。
值得注意的是，即使近来新型态极紫外光微影技术(EUV)受到瞩目，不过ARMArtisan物理IP平台并未提供EUV支援。台积电7纳米制程技术是采用当前193纳米浸润式微影技术(Immersion Lithography)，也非EUV技术。
公安机关备案号：
