以下是2230天前的记录
赛灵思
1 2018年03月20日 星期二赛灵思携手台积电推ACAP架构 7纳米产品今年投产 明年出货
DIGITIMES (0)现阶段7纳米市占率高达100%的台积电,多家客户6月起将陆续进入量产阶段,其中,赛灵思(Xilinx)抢先揭露时程计划,其代号Everest的产品为首款采用台积电7纳米制程技术的全新运算加速平台ACAP产品系列,预计稍后投产,2019年开始出货。值得注意的是,台积电7纳米制程即将量产出货,对比之下,三星电子(Samsung Electronics)因Line 18厂延迟动土,使得7纳米制程*快2019年中才会量产,尽管日前释出已拿下高通5G芯片,与台积电制程技术差距持续扩大。台积电制程技术大幅**对手群,继2017年10纳米制程独拿苹果A11处理器大单,推升获利写下新高外,*慢2018年6月量产的7纳米制程未来1年市占率高达100%,2年内亦达85~90%,手上大单除再度通吃苹果A12处理器订单外,还有10纳米世代转单三星的高通,已决定重回台积电怀抱,*新X24数据机芯片与年底登场的Snapdragon 855处理器均下单台积电。台积电目前已有至少10颗7纳米芯片完成设计定案,年底前将有逾50颗,除苹果、高通外,下半年还有海思、超微、NVIDIA、赛灵思等7纳米制程产品将陆续量产出货。
意在完整5G技术布局 并联发科效益不如买赛灵思
钜亨网 (0)晶片大厂博通( BRCM-US )并购对象又有新名单,今日国外网站《The Motlet Fool》上有文章点名,博通可能出手并购对象包含赛灵思,以及联发科等3家公司其中之一,对此传言分析师今(20)日指出,以博通购买晶片公司的逻辑来看,着眼5G布局可能性较大,也因此博通瞄准赛灵思的可能性还比较高。 分析师认为,联发科( 2454-TW )虽然也布局5G布局领域与技术,但进度仍逊于国际大厂,因此对博通来说,买联发科的实质效益相对较受限。《The Motlet Fool》今日上有文章点名,博通购买高通受阻后,持续寻找新的并购标的,其中包含赛灵思、Cirrus Logic 以及台湾手机晶片大联发科,消息传回台湾引起市场讨论。对此分析师直指,博通出手并购晶片厂,主要着眼仍在产品与技术布局,博通先前对高通展现极高的兴趣,目的不在高通高市占率的手机晶片,而是瞄准高通已具备多样**的5G 领域商机。由于5G 传输牵涉到的技术层次与范畴更广,相比4G 传输着重语音与通讯,5G 所需的资讯传输技术层次更高,技术更精密与先进,对现在已经起跑的5G 竞赛来讲,博通要在大赛中胜出,不只需要时间,还要有足够的
赛灵思新任CEO:用FPGA迎接AI时代,不看好专用芯片
**财经 (0)在AI芯片领域,前有英伟达GPU独领风骚,后有谷歌对外开放TPU,赛灵思CEO Victor则认为FPGA芯片将是重头戏。 3月19日,****大FPGA厂商赛灵思公司新任总裁兼CEOVictorPeng表示,要进一步推动计算加速、计算存储及网络加速领域的**与部署,让客户在人工智能(AI)推断、视频与图像处理、基因组学等领域受益于芯片性能和单位功耗性能的提升。为了更好地应对AI时代的挑战,赛灵思宣布推出ACAP(Adaptive Compute Acceleration Platform,自适应计算加速平台)。ACAP是一个高度集成的多核异构计算平台,核心是新一代的 FPGA 架构,适用于加速广泛的应用,其中包括视频转码、数据库、数据压缩、搜索、AI推断、基因组学、机器视觉、计算存储及网络加速等。不看好专用芯片技术的进步让CPU、GPU、FPGA(现场可编程门阵列)和ASIC(专用集成电路)这些不同处理器厂商之间的竞争也越来越激烈。作为FPGA的领头羊,Victor表示,赛灵思现在的竞争对手不再是FPGA的**大厂商Altera(已被英特尔收购),而是英伟达和英特尔的处理器业务。这主
以下是2531天前的记录
赛灵思
2 2017年05月23日 星期二未来每台PC都会有AI,辉达GPU擅长训练,赛灵思FPGA拼推论
集微网 (0)1.AI正为晶圆厂运作带来新面貌;2.AI夯! 辉达GPU擅长训练,英特尔/赛灵思FPGA拼推论;3.ISI:未来每台PC都会有AI、潜在市场规模遭严重低估;4.AI人脸辨识不仅看出你的性取向 还可以看出智商和犯罪倾向;5.以色列历史学家预言,2050 年 AI 将创造大批「无用阶级」;6.IBM与麻省理工学院合建AI实验室 集微网推出集成电路微信公共号:“天天IC”,重大新闻即时发布,天天IC、天天集微网,积微成著!长按 laoyaoic 复制微信公共号搜索添加关注。 1.AI正为晶圆厂运作带来新面貌;芯片制造商正在利用人工智能 MarketInsider报导,Evercore ISI分析师CJ Muse 9月15日指出,辉达现在已主宰AI训练阶段、未来可望成为推论 MarketInsider报导,Evercore ISI分析师CJ Muse 9月15日指出,辉达现在已主宰AI训练阶段、未来可望成为推论 聪明脸,一看就知。但在未来,看一个人是否聪明,可能不是凭直觉,而是可以凭借 AI(人工智能) 从脸部照片检测出来的,而且不只智商,AI 还可以辨识性取向和政治、犯罪倾向。《卫报》报导
赛灵思/IBM取得PCI Express突破性效能
新电子 (0)赛灵思(Xilinx)近日宣布其PCI Express Gen4效能,取得重大成果,赛灵思与IBM两家公司采用PCI Express Gen4标准,超越现今广泛部署的PCI Express Gen3标准,使加速器与CPU之间的数据传输效能提升一倍。 同时,Gen4标准倍增CPU与加速器之间的传输带宽,至每条信道16Gbit/s,能让人工智能与数据分析等要求严苛的数据中心应用效能加速。 IBM副总裁暨研究院士Bradley McCredie表示,很显然地数据中心运算的未来将会建构在开放标准的基础之上。 在PCI Express的**优势,是客户选择在现代数据中心部署POWER架构的关键。赛灵思技术长Ivo Bolsens表示,该公司相信开放式标准,非常高兴两家公司共同合作达成这项里程碑,解决在加速运算方面多项重大的效能瓶颈,尤其是在数据中心运算的领域。IBM与赛灵思连手在赛灵思16奈米UltraScale+组件,以及IBM POWER9处理器之间,实现Gen4接口规格的互操作性,推出具备PCIe Gen4兼容能力的可程序化组件。
赛灵思拚机器学习、FPGA获百度采用,本季营收优
精实新闻 (0)全球可编程逻辑解决方案领导厂商赛灵思(Xilinx Inc.) 于美国股市26日盘后公布2018会计年度第1季(截至2017年7月1日为止)财报:营收年增7%(季增1%)至6.15亿美元、连续第7个季度呈现增长;毛利率为68.8%;每股稀释盈余年增3%(季增11%)至0.63美元。 美联社报导,根据Zacks Investment Research的调查,分析师原先预期赛灵思2018会计年度第1季营收、本业每股盈余分别为6.156亿美元、0.60美元。展望本季,赛灵思预估营收将介于6.05-6.35亿美元(中间值为6.2亿美元)、毛利率预估约69-71%。 根据Zacks的调查,分析师原先预期赛灵思本季营收将达6.121亿美元。赛灵思财报显示,2018会计年度第1季亚太地区营收年增幅(16%)居各市场之冠、就季增率而言则是日本(12%)位居**。日经亚洲评论6月13日报导,NVIDIA Corporation虽凭借通用GPU(GP-GPU)登上人工智能(AI)芯片一哥位置、但竞争对手早已在一旁虎视眈眈。美国低功耗现场可程序逻辑门阵列(FPGA)制造商Xilinx表示,伙伴厂商利用FPG
赛灵思展示All Programmable 技术
新电子 (0)美商赛灵思(Xilinx)近日于2017年OpenHW 设计大赛和学术峰会上宣布,此次大会将着重于展示赛灵思All Programmable 技术,协助新加坡打造智能城市和智能校园计划的优势。 赛灵思**副总裁兼**技术长 Ivo Bolsens 表示,看到过去11年里OpenHW 设计大赛产生这么多基于All Programmable 产品和技术的**项目��该公司感到十分振奋。 作为OpenHW大赛的发起者及All Programmable 产品(包括FPGA、SoC、MPSoC、RFSoC和3D IC)的公司,承诺将持续投资亚太地区和全球的硬件**活动。新加坡科技设计大学副教务长白敬良表示,响应新加坡打造智能国家的愿景,新加坡科技设计大学致力于打造智能校园。 该校很高兴能够与赛灵思一起将OpenHW设计大赛和学术峰会带到新加坡科技设计大学、带到新加坡,带到亚太地区。 赛灵思的All Programmable 技术能解决当前面临的许多设计挑战,也将加速推进智能校园计划。此由赛灵思大学计划(XUP)所发起的竞赛和大会,系与新加坡科技设计大学(SUTD)联合主办,并获得新加坡经济发展局(
美DARPA推CHIPS开放芯片 英特尔已加入 赛灵思表兴趣
Digitimes (0)美国国防高等研究计划署(DARPA)旗下简称为“CHIPS”的计划,在未来8个月目标将定义及测试开放芯片介面,目标培育从即插即用小芯片(Chiplet)设计半导体元件的生态体系,希望在3年内将可见有多家公司以此连结广泛的晶粒,用以打造复杂的半导体元件,目前英特尔(Intel)已参与这项计划,赛灵思(Xilinx)几位高层也对DARPA这项计划表现出兴趣,预期不久后还会有几家业者加入。根据科技网站EE Times报导,目前英特尔正在讨论是否开放其部分“嵌入式多裸片互连桥接”(Embedded Multi-Die Interconnect Bridge;EMIB)技术,作为该公司参与DARPA这项计划的一部分。在本届Hot Chips大会上,英特尔也介绍两款EMIB介面,分别称为“UIB”及“AIB”,两者均为相对简单的并行I/O电路,英特尔认为这项技术比为EMIB采用串列连结,具备较低的延迟性及较佳的微缩性。英特尔目前仍未决定是否将发布AIB,以及如果发布了AIB,是否会让AIB成为开放源。AIB是英特尔为收发器所打造的专门介面,之后广泛应用于射频(RF)、类比及其他装置应用上,AIB在
以下是2563天前的记录
赛灵思
3 2017年04月21日 星期五赛灵思宣布Spartan-7 FPGA进入量产阶段
新电子 (0)赛灵思(Xilinx)宣布Spartan-7系列FPGA现已开放订购,并可依据标准作业时程安排出货。 作为赛灵思旗下成本优化型产品系列的关键成员,该组件系列旨在通过提供低成本与低功耗的产品,以满足成本敏感型市场的需求,同时以业界**的效能功耗比,针对I/O互联进行了优化。 采用了小尺寸封装的Spartan-7 FPGA商用组件,能支持更大的运作温度范围(从摄氏零下40度至125度)。 Spartan-7系列以更低的入门价位,提供更高的处理器扩充性,比起前一代采用Xilinx 32位MicroBlaze软件处理器IP的方案,高出50%的嵌入式处理效能。 此外,Spartan-7组件亦提供支持AES-256比特流解密、SHA-256比特流验证、以及芯片内建eFUSE密钥储存等功能的分层式**解决方案。这是搭载Spartan FPGA核心的设计方案,首度开放利用Vivado设计套件,将为用户创造更多生产力优势。 所有Spartan-7 FPGA皆拥有免费的Vivado HL WebPACK版本以及Vivado HL设计版与系统版的支持。
Xilinx 广泛部署动态重配置技术
华强电子网 (0)All Programmable技术和器件的全球**企业赛灵思公司(Xilinx, Inc)宣布,在今天发布的Vivado Design Suite HLx 2017.1版中广泛纳入部分重配置技术,为有线和无线网络、测试测量、航空航天与**、汽车以及数据中心等丰富应用,提供动态的现场升级优势和更高的系统集成度。动态现场升级利用赛灵思部分重配置技术,设计人员能夠即时变更器件的功能,无需全部重配置或重建链接,从而大幅提高了All Programmable器件的灵活性。通过提供在关键功能持续运行的状态下,用户也可以在已经部署好的系统中升级特性集、修复漏洞和演进到新标准的能力,极大地提升了系统的可升级性和可靠性。Viavi Solutions公司的**工程设计经理 Craig Palmer 表示:“在赛灵思器件中使用部分重配置功能,不仅使我们能够优化 FPGA 的尺寸,而且还为我们的设计提供了**的灵活性,支持我们在保持系统连接的同时,还能在多个端口单独进行重配置。”更高的系统集成度部分重配置技术实现了动态可配置性,在切换设计中的某些部分时,其余部分还能继续保持工作,完全不需停机,且几乎不影响
赛灵思广泛部署动态可重组技术
新电子 (0)赛灵思(Xilinx)近日宣布推出的 Vivado 设计套件 HLx 2017.1 版中,广泛纳入部分可 重组(Partial Reconfiguration)技术,为包括有线与无线连网、测试与量测、航天与 国防、汽车、及数据中心等广泛领域的应用,提供动态的现场升级优势以及更高的 系统整合度。 Viavi Solutions 公司**工程经理 Craig Palmer 表示,该公司组件中采用部分可重 组功能,不仅能优化 FPGA 的尺寸,还获得完全的弹性来维持系统的链接状态, 并同时能在设计中的多埠单独进行重组。是德科技研究室**研究员 Tom Vandeplas 表示,FPGA 的部分可重组技术是是德 工具套件里用来开发新一代测试与量测解决方案的关键利器。 部分可重组技术让我 们能够因应测试系统对于弹性以及复杂度等需求持续攀升的趋势。该公司部分可重组技术让设计师能实时变更组件功能,不必**重组与重建链路, 大幅提升 All Programmable 组件的弹性。 透过提供用户能在关键功能持续运行的状 态时,也能在已布署的系统中更新功能集、修正错误、以及演进至新技术标准的能 力,极大地
Xilinx宣布EC2 F1实例已广泛采用 Virtex UltraScale+ FPGA
集微网 (0)原标题:Xilinx宣布亚马逊弹性计算云(EC2)F1实例已广泛采用Virtex UltraScale+ FPGA集微网消息,2017年4月24日,北京—All Programmable技术和器件的全球**企业赛灵思公司(Xilinx, Inc.,(NASDAQ:XLNX))今天宣布,其高性能Xilinx® Virtex® UltraScale+™ 系列FPGA现已在亚马逊弹性计算云(Amazon Elastic Compute Cloud,EC2)F1实例中应用。该实例除了利用FPGA提供可编程的硬件加速器之外,还支持用户*佳化他们的计算资源以满足其作业负载的特殊需求。 当亚马逊云端网络服务在云端提供**且可调整的运算规模时,F1实例让用户利用FPGA部署硬件加速器更容易。因为FPGA具有可编程能力,用户无需重新设计任何硬件,即可拥有充分的灵活性升级或者优化他们的硬件加速器, 进而缩短评估与**的时间。F1实例将被用来解决需要高带宽、增强型联网,以及超高计算能力的科学、工程,以及商业方面的复杂难题,尤其是对临床基因,财务分析,影像处理,海量资料,**防护,以及机器学习等对时间敏感的应
赛灵思 FPGA 应用于亚马逊 EC2 F1 Instance
新电子 (0)赛灵思(Xilinx)近日宣布其高效能 Xilinx Virtex UltraScale+系列 FPGA,现已应用在 Amazon Elastic Compute Cloud (Amazon EC2) F1 Instance 实例。 除了利用 FPGA 提供可编程的硬件加速机制外,还让用户能优化他们的运算资源来满足 其作业负载的特殊需求。 当亚马逊云端网络服务,在云端上提供**且可调整的运算规模时,F1 实例, 让用户透过使用 FPGA 对关键作业负载,能轻易地部署硬件加速机制。 由于 FPGA 具备可编程能力,用户不须重新设计任何硬件,即可拥有充分的弹性来升级与* 佳化其硬件加速功能,进而缩短评测与开发的时间。F1 实例将用来解决需要高带宽、强化型联网、以及超高运算功能的科学、工程 与商业方面的复杂难题,尤其是对临床基因、财务分析、图像处理、巨量数据、***防护、以及机器学习等对讲求时效性的应用特别有帮助。
以下是2625天前的记录
赛灵思
4 2017年02月18日 星期六Xilinx Virtex Ultrascale FPGA 电源解决方案
互联网 (0)PMP9475 12V 输入参考设计以紧凑高效的设计提供为 Xilinx's Virtex? Ultrascale 系列 FPGA 供电时所需的所有电源轨。此设计使用几个 TI 的 PMBus 负载点电压稳压器以简化临界轨的设计/配置和遥测。它采用一个 UCD90120A,可实现灵活的加电和断电排序并通过 PMBus 接口实现电压监控、电流监控和电压裕量调节。特性提供 Xilinx Virtex Ultrascale FPGA 所需的所有电源轨设计已经过优化,支持 12V 输入板载加电和断电排序具有输出电压和电流报告功能的 PMBUS 接口电压裕量调节功能
人工智能走向终端应用 赛灵思推出专用软件堆栈
新电子 (0)人工智能(AI)从云端服务器走向网络边缘,直接内建到各类物联网(IoT)装置,已经成为挡不住的发展趋势。 有鉴于此,现场可编程门阵列(FPGA)供货商赛灵思(Xilinx)宣布,将在其现有的嵌入式视觉解决方案基础上,强化对机器学习(Machine Learning)等人工智能功能的支持,并推出reVISION软件堆栈。 赛灵思工业、科学、医疗(ISM)营销**技术经理罗霖表示,人工智能已经成为科技产业发展的重要趋势,而且从核心(数据中心)往边缘(各类联网装置)扩散的态势十分明显。 不过,由于缺乏对应的函式库(Library)等软件堆栈辅助,应用***经常必须从头到尾靠自己的力量进行开发,因此项目开发的时程很长,而且需要耗费大量人力。为了解决这个问题,赛灵思宣布推出reVISION软件堆栈解决方案。 全新reVISION堆栈可让对硬件设计不熟悉的软件及系统工程师,也能够更容易、更快速地开发支持人工智能的嵌入式视觉应用。 这类应用涵盖高阶消费类产品、汽车、工业、医疗、以及航天与国防等领域,以及新一代的应用包含协作机器人、具备感测与碰撞规避功能的无人机、扩增实境、自动驾驶车、自动监视与医学诊
以下是2629天前的记录
赛灵思
5 2017年02月14日 星期二两款开发板卡开启您先进的全新的系统设计
互联网 (0)现已提供两款开发板卡开启您先进的全新的系统设计日前,赛灵思公司宣布它们研发的20nm Kintex UltraScale FPGA——KU040芯片已经进行到了量产阶段,这是赛灵思公司**款All Programmable(全可编程) 20nm器件——实际上也是业界**款20nm可编程逻辑器件——进入到量产阶段,这款20nm KintexUltraScale KU040 FPGA包含了424,200个逻辑单元,21.1Mbit的BRAM(Block RAM)存储空间,1,920个DSP48E2 slice(查看“UltraScale DSP48E2:每片包含更多的DSP处理单元”),三个PCIe Gen3/Gen4集成硬化的IP核,20个GTH 16Gbps SerDes收发器,520个I/O管脚。尽管它是KintexUltraScale FPGA系列芯片中体积排名**小的成员,但是这款20nm KintexUltraScale KU040 FPGA提供系统设计者更多的片上资源,在比较注重功耗的7系列产品系列中,这款新型的FPGA芯片比大部分Kintex-7系列FPGA芯片所提供的设计
如何单独打开Xilinx SDK项目工程
互联网 (0)对于一个ZYNQ的项目,我们在根目录下有如下文件:PROJECT.cache PROJECT.data PROJECT.sdk PROJECT.srcs PROJECT.ppr.PPR文件是PLANAHEAD的工程文件,在WINDOWS下面可以直接双击打开,PROJECT.cache PROJECT.data是项目产生的临时文档,可以不用管。在PROJECT.srcs下面我们找到PROJECT.srcssources_1edksystem目录,这个目录下存在一个system.xmp文件,这就是XPS产生的以顶层实体SYSTEM为名的工程文件名,双击就可以打开XPS工程。在PROJECT.SDK下面,结构层次为SDKSDK_Export,包含如下目录:.METADATA SDKPROJECT SDKPROJECT_BSP HW SYSTEM_HW_PLATFORM其中.METADATA为临时文件,SKDPROJECT_BSP就是BOARD SUPPORT PAKCAGE工程,HW和SYSTEM_HW_PLATFORM包含了相应的硬件初始化代码,我想问这两个的PS7_init.c/h有什么
基于Xilinx Zynq UltraScale+ MPSoC的VPX3
互联网 (0)PanaTeQ公司是一家来自瑞士的硬件设计公司,该公司主要业务是设计和生产**的FPGA定制板卡以及行业标准板卡,主要面向**电子市场,例如通信、**、科研、工业以及航空国防等。该公司采用Xilinx Zynq UltraScale+ MPSoC器件设计了不同行业标准的板卡,如VPX、CompactPCI、AdvancedMC、mTCA.4以及XMC等通用行业通信标准。下面向大家介绍的就是符合VPX标准的VPX3-ZU1 3U OpenVPX核心板卡。PanaTeQ VPX3-ZU1板卡符合OpenVPX 3U标准,采用Xilinx Zynq UltraScale+多核处理器SoC,集成了四核ARM Cortex-A53应用处理单元(APU)、双核ARM Cortex-R5实时处理单元(RPU)、一个ARM MALI-400图形处理器(GPU)以及丰富的可编程逻辑资源,同时还有片上存储空间以及可扩展外部存储的接口,支持多种外设互连接口。图1 PanaTeQ推出的VPX3-ZU1 3U OpenVPX模块该板卡的**版本采用的是XCZU9EG-1FFVC900器件,还集成了2/4GB 6
赛灵思
6 2017年02月14日 星期二基于赛灵思Kintex-7 FPGA设计或硬件原型的快速部署方法
eetrend (0)PLDA集团的990美元XpressK7 PCIe板卡,为系统设计师提供了一个基于赛灵思Kintex-7 FPGA设计或硬件原型的快速部署方法。这个主板支持1代、2代和3代PCIe,同时带有一个端点卡缘连接器,可以支持多达四个PCIe插槽。板上还有赛灵思的Kintex-7 XC7K160T All Programmable FPGA(XC7K325T和XC7K410T FPGA是可选配置)以及用于扩展的HPC FMC接插件部分。板上DDR3-1066 SDRAM插槽可支持高达4GB板上内存。这是板卡图片
赛灵思公司推出针对OpenCL、C和C++的SDAccel开发环境
互联网 (0)在2014年国际超算大会(Super CompuTIng 2014)上,赛灵思公司(Xilinx)推出了针对OpenCL、C和C++的SDAccel开发环境,旨在为数据中心带来*佳单位功耗性能,从而利用FPGA实现数据中心应用加速。SDAccel是可软件定义的开发环境,它隶属于赛灵思的SDx产品线,也是该产品线的*新成员。数据中心运维人员总是不断在寻求更高的服务器性能,尤其是随着云计算的发展带来数据中心的流量激增。目前,他们主要是通过易于编程的多核CPU和GPU来开发应用,但CPU和GPU都遇到了单位功耗性能的瓶颈壁垒。从事海量数据中心应用开发(如密钥加速、图像识别、语音转录、加密和文本搜索等)的设计人员既希望GPU易于编程,同时又希望硬件具有低功耗、高吞吐量和*低时延功能。然而,多核CPU和GPU加速器在可扩展性上存在严重的问题:因为客户希望用简单的全高度插入式PCIe开发板作为数据中心服务器的应用加速器。这种开发板经配置可运行高功率图形卡,但客户同时希望功耗不超过25W,以便*大化可扩展性并*小化总功耗。赛灵思公司亚太区销售与市场副总裁杨飞解释道,“不论是基于标准的x86服务器环境
基于赛灵思FPGA的低成本MIPI接口IP
互联网 (0)基于FPGA的低成本MIPI接口,专门针对视频显示器和摄像头的。设计嵌入式系统DSI和CSI-2视频接口的用户现在即可采用低成本MIPI接口赛灵思公司(Xilinx, Inc. (NASDAQ:XLNX))携手其**联盟成员Northwest Logic和Xylon宣布推出基于赛灵思FPGA的低成本MIPI接口IP,该产品专门针对成本敏感型视频显示器和摄像头而优化。MIPI显示串行接口(DSI)和摄像头串行接口2(CSI-2)已成为多种不同嵌入式系统中低成本视频显示器和摄像头的业界连接标准。赛灵思FPGA现可用来连接图像传感器和ASSP,支持高带宽应用开发的CSI-2和DSI标准,满足4K2K乃至更高标准要求。此次针对MIPI支持的发布,进一步加强了赛灵思开发Smarter Vision(智能视觉)方案的承诺,至今已经可以支持先进的实时分析和浸入式显示应用。赛灵思公司广播和专业音视频业务细分市场负责人Aaron Behman指出:“MIPI DSI和CSI-2现在是赛灵思7系列和Spartan? 6 FPGA连接低成本显示器、摄像头和视频应用处理器的**标准。因此,当今越来越多基于MI
Xilinx FPGA普通IO作PLL时钟输入
互联网 (0)在xilinx ZC7020的片子上做的实验;[结论]普通IO不能直接作PLL的时钟输入,专用时钟管脚可以;普通IO可以通过BUFG再连到PLL的时钟输入上,但要修改PLL的设置 input clk的选项中要选择"No Buffer";具体内部布局分配可以通过 Xilinx的FPGA Editor来查看,ZYNQ的时钟管理也和之前的片子略有不同,之后在另一篇介绍,相关文档[Demo1]// demo1 two bufg connectmodule iobuf zc702里没有global clock的概念了,但有了很多专用时钟脚,用起来一样;
Digilent公司发布新款FPGA开发板
互联网 (0)Digilent公司宣布了新款FPGA开发板,归属于其Nexys产品线——Nexys4——板上集成一个赛灵思ArTIx-7100T FPGA。该ArTIx-7 100T FPGA提供:15,850逻辑块,每块拥有4个6输入查找表和8个触发器4,860 K比特快速块RAM6个时钟管理通道,每个带有锁相环(PLL)240 个DSP块内部时钟速度超过450MHz片上模数转换器 除了ArTIx-7 FPGA附属设备外,Nexys4 FPGA开发板还提供了一系列扩展端口和外围设备集:16个用户开关USB-UART桥12比特VGA输出口3轴加速度计16M字节模块RAM用于XADC信号的Pmod16个用户LED2个三色LEDPWM音频输出温度传感器串行闪存用于FPGA编程的通信的Digilent USB-JTAG端口2个4比特7段数码管MicroSD卡连接器PDM麦克风10 / 100的以太网接口4个Pmod端口用于鼠标、键盘和记忆棒的主机USB接口Nexys4 FPGA板的学术版价格是159美元,而非学术客户的价格是320美元。该开发版与赛灵思的vivado设计套件兼容,包括免费的WebPACK的