亮点：

• 完整的HBM2 IP解决方案，包括PHY、控制器和验证IP，在降低整合风险的同时*大限度地缩短产品上市时间。

• DesignWare IP的实施可支持高达2400 Mb/s的传输速率，比JEDEC标准规格快20%。

• 伪信道模式实现了信道数量翻倍，从而减少抓取量并提高性能。

• HBM2 IP基于新思的硅验证HBM和DDR4 IP，已经被整合到数百种SoC（片上系统）设计中。

集微网消息，新思科技（Synopsys, Inc.，纳斯达克股票市场代码：SNPS）今天推出了完整的DesignWare® High Bandwidth Memory 2 (HBM2) IP解决方案，其中包括控制器、PHY和验证IP，使设计人员能获得高达307 GB/s的总带宽，相当于以3200Mb/s运行的DDR4接口传输速率的12倍。此外，DesignWare HBM2 IP解决方案的能源效率比DDR4的高约10倍。**图形、高性能计算 (HPC) 和网络应用需要更大的内存带宽才能追赶上因先进处理技术而不断提高的计算性能。设计人员可以借助DesignWare HBM2 IP解决方案，以*小的功耗和低延迟实现内存的吞吐量要求。新的DesignWare HBM2 IP解决方案建立在新思的硅验证HBM和DDR4 IP基础上，已经通过了数百次设计验证，被应用于数百万个 SoC，使设计人员能降低整合风险，加快新标准的采用。

“我们选择了新思的DesignWare HBM2 IP解决方案是为了将16GB HBM2内存的带宽和能源效率充分应用于我们的Radeon™ Vega Frontier Edition显卡中。”AMD公司副总裁兼产品**技术官Joe Macri称，“新思在内存接口方面深厚的专业知识，使我们能够将HBM2 IP成功地整合到 ‘Vega’ CPU架构中，实现强大的功耗和内存带宽目标，服务于机器学习和**图形应用程序。”

完整的DesignWare HBM2 IP解决方案提供的独特功能，能够使设计人员实现内存带宽、延迟和功耗目标。DesignWare HBM2控制器支持锁定步骤或内存交错模式下的伪信道操作，使用户能在各自的流量模式基础上实现带宽*大化。HBM2控制器和PHY都采用了DFI 4.0兼容接口，简化了自定义DFI兼容控制器和PHY的整合。

DesignWare HBM2 PHY IP提供四种经过试验的电源管理状态和快速频率切换，使SoC能通过不同运行频率之间的快速切换，进行功耗管理。DesignWare HBM2 PHY支持符合JEDEC HBM2 SDRAM标准的引脚阵列，以实现*短的2.5D封装路由和*高的信号完整性。为了简化HBM2 SDRAM测试，DesignWare HBM2 PHY IP还提供带有访问回路模式的IEEE 1500端口，用于测试和试验SoC与HBM2 SDRAM之间的链接。

Synopsys的HBM的VC验证IP完全符合HBM JEDEC规范（包括HBM2），并提供协议、方法、验证和生产力功能，包括内置协议检查、覆盖和验证计划，以及Verdi®协议感知调试和性能分析，使用户能快速验证基于HBM的设计。

“在增加内存带宽的同时避免功耗和面积负担过重对于图形、HPC和网络应用来说至关重要。”Synopsys IP市场副总裁John Koeter称，“作为**的内存IP供应商，Synopsys与多位主要客户紧密合作开发了HBM2 IP解决方案，使设计人员能满足不断增长的吞吐量要求，同时改善高性能SoC设计的延迟和功耗。”

可用性和资源

目前，DesignWare HBM2 PHY和VC验证IP可用于14纳米至7纳米的处理技术，其他处理技术正在开发中。欲知有关DesignWare HBM2控制器IP的适用性信息，请联系Synopsys。

• 注册参加即将举行的在线讲座：DDR4 or HBM2 High Bandwidth Memory: How to Choose Now（DDR4 还是 HBM2高带宽内存：如何选择？）

• 了解更多有关DesignWare HBM2 IP的信息

• 了解更多有关VC Verification IP for HBM2的信息