目前的自动驾驶操作案例采用了各种解决方案，其中有些特定类型的感测器专为某种特定功能提供所需要的资料。然而，更复杂的功能(如避开交通堵塞的辅助系统)必须共同使用多种不同类型的感测器与连接。感测器与功能之间的联系开始变得更多方向。

有鉴于高度自动驾驶模式所要求的感测器越来越多、功能愈发复杂，我们需要建立一个集中的环境模型，作为不同ADAS功能的基础。该模型以大量的感测器资料为基础，对于资料的评估结果构筑了各种行动的基础。这些行动是道路交通中对车辆所做的即时干预行为，因此，软硬体作业必须具备高性能、高作业**性以及低功耗。

在打造集中环境模型的过程中，必须使用不同类型的感测器。这些感测器可提供大量的辅助资讯，从而降低对于单个感测器的依赖。例如，仅依靠无法达到指定侦测率或物件不存在的摄影机，即所谓的‘假阳性侦测’。在这种情况下，辅助感测器可以使用雷达(Radar)或光达(LiDAR)。

为了合并这些感测器资料到一个统一的视图中，必须具备强大的运算能力。像摄影机或雷达等感测器能够以10Mb/s~40Mb/s的频宽速度传送资料，而在**的感测器系统中，此数值还可以快速增加到500Mb/s。这些资料必须透过车载网路并由电子控制单元(ECU)进行即时采集。为此，ECU必须可以存取Gigabit Ethernet，包括具有汽车级可靠度与高品质的交换机。

为了准确地反映行车周围环境，ECU不仅要即时接收资料，还必须为资料进行处理。由于感测器可能无法同时侦测到所有的物体，因此，必须按时间顺序对资料进行同步处理；同时，由于每个感测器都根据其位置与侦测方式进行专门的安排，所以还必须按空间顺序分别对资料进行同步处理。除此之外，ECU还必须评估输入资料的合理性，连结不同的资料，并就侦测到的物体与车辆的相关性或即将执行的措施(如转向或煞车)进行分类。为此，则必须使用系统单晶片(SoC)搭配主控制器(MCU)的高性能架构。

当主CPU控制致动器时，SoC提供运算能力。除了使用DDR3或LP-DDR4介面实现较大的记忆体频宽外，SoC还必须能透过Gigabit Ethernet和PCI Express，为感测器和其他运算单元提供高速链路。资料的处理与评估需要多倍1,000DMIPS，以实现高达数个10,000DMIPS的运算能力。

这要求晶片结构具有足够的尺寸，例如连接至微处理器(MPU)与硬体加速器的多层汇流排和快取记忆体。例如瑞萨电子(Renesas Electronics)的第三代装置R-Car H3系列等，专用于处理这种任务。DDR介面可提供峰值达到51.2GB/s的有效频宽，并可实现很高的平均传输速率。对于资料处理，瑞萨电子已经采用了运算能力高达40,000DMIPS的*新ARM-v8A 64位元Cortex-A57/Cortex-A53 CPU核心。除了标准的MPU，专用的硬体加速器也已经被用于在低功耗状态下提供额外的性能。这可透过使用通用绘图处理器(GP-GPU)和特殊的视觉处理器来实现。由于视觉处理器能够实现平行指令处理，因此在处理大量资料阵列时的速度大幅提升；这是因为这些处理器能够根据所使用的演算法类型，提供SIMD或MIMD等执行模式。

同时，感测器融合ECU作业与**息息相关，并且必须符合通用的**标准。目前，汽车产业广泛使用ISO26262**标准来实现攸关**功能的**目标。从车辆下层架构一直到其上的内部ECU细节资讯，都必须接受**分析，包括对各层开发过程和技术架构的检验，以降低系统或随机的硬体故障风险。其结果是在汽车**等级的分类中，包括从*低的品质管制**等级(未考虑任何的**措施)到*高的ASIL-D等级(汽车**完整性等级D)。

ASIL等级对预定时间内发生故障的机率进行了说明：在系统级，100FIT要求**等级达到ASIL-B，10FIT要求**等级达到ASIL-D。MCU提供ASIL的支援，例如支援ASIL-D的RH850-P1H该系列正成为标准配置。然而，在SoC中执行**要**一种新措施，而且仅在人们对于高度自动驾驶车的需求提高时才需要。由于SoC架构的复杂度，在以*低附加系统成本实现功能**时，需要具备对于基础**机制整合的详尽专业知识与经验。因此，例如，建置较大的Cortex-A CPU，包括其快取记忆体作为锁步双核心设计(一种以较小CPU为ASIL-D应用设计**MCU的常见解决方案)，在经济上对于SoC并不可行。这对于GP-GPU等复杂的电路情况也相同，因为它无法进行冗余设计。

因此，作为自动驾驶模式的关键**方面，必须对**要求和目标应用案例进行详细分析。这是评估有关**与大规模生产成本效率的**途径。另一个案例是记忆体的实现。如果使用不同几何尺寸的平面技术，每朝向更小的几何尺寸进一步，FIT就增加**。在包含多个百万位元组整合SRAM的SoC中，底层FIT等级在考虑**机制之前自然较高。为了达到ASIL-B的目标标准，选择一种正确的纠错方式，例如ECC和使用finFET电晶体的实体措施都是必备的。

另一项要**，在行驶期间对所有相关的、随机发生的硬体故障进行检测，而且，系统必须采取措施，以确保这些故障不会妨碍驾驶的**性。这虽然可能导致可用的功能减少，但重要的是可避免威胁生命的情况的发生。因此，根据受影响的功能，必须设计一种功能来预防在先进自动驾驶模式下出现故障，从而确保车辆即使在故障发生时仍能保持**行驶。

*简便的方法就是多提供一个备用的ECU，并在主路径处于**模式时使用**个运算路径。由于重复进行操作，使得这样的系统成本较大，而且，除了需要更大的空间外，还会导致更高的功耗。由于控制ECU通常也对于冷却带来限制，可用的功率预算通常低于20瓦(Watt)。这包括一个提供多种功能的SoC，包括高运算能力和功能**性、与通讯交换机进行极快的网路连接、大容量记忆体、高**性MCU以及相应的功率转换级。

因此，该ECU的所有元件都必须具备很高的能效。特别是SoC，必须利用现有的*新制程和电源管理技术，如绝缘技术(减少未使用电路模组的漏电现象)、时脉闸控技术以及动态时脉频率调整技术，从而使SoC的功耗保持在10W以下。专用于汽车产业的硬体加速器对于能效的提升也贡献良多。

融合感测器的新挑战及因应方案

同时，融合不同的感测器和功能，也对软体建置带来新的挑战。这对半导体供应商及其合作夥伴提出新的要求，并呼吁实现高度自动驾驶模式的新方法出现。

在大多数情况下，MCU软体使用的汽车开放系统架构(Automotive Open System Architecture；AUTOSAR)并不适于现代复杂的CPU执行动态记忆体分配与多执行绪功能。因此，使用复杂的即时操作系统，与现有的AUTOSAR机制进行互动以及使用时隙方法并控制共用资源，被看作是一种**的解决方案。

这种架构让ECU在不影响基础系统的情况下接受和执行更新。此外，这种架构还可让来自不同供应商的软体得以共存。这种机制不仅能在开发和整合阶段促进规划(在此阶段，先进行独立开发，然后进行整合)，而且还有利于操作过程中确定性任务的执行。这种机制很重要的原因是因为几乎没有任何单一供应商可以掌握必要的专业知识来因应在单一ECU中结合的所有服务。

因此，不同的软体套件可以共用现有CPU、硬体加速器和通讯网路的作业资源，而不至于发生相互阻碍或占用共用资源的情况。这种模式是对基于感测器融合的ECU提出的*重要要求之一。为此，必须在执行阶段使用专用工具。例如，瑞萨电子正与加入R-Car联盟的业界夥伴合作，他们掌握了这些机制，并为每个软体模组定义界限以促进可预见且可靠的软体模组整合。

感测器融合是高度自动驾驶模式的关键元件，它需要各种*新技术、高效能SoC和MCU的组合，加上*高度的功能**标准，结合软体与中介韧体领域中经验丰富的系统整合商和主要合作夥伴提供的专业知识。这些组合可以确保人性化和**的建置，*终可为驾驶人提供多种选择：在多重**机制下辅助自动驾驶，或者让车辆在自动驾驶模式下行驶。

具有先进自动驾驶功能的汽车在公路上行驶