全球电子设计**领导厂商益华计算机（Cadence）宣布推出Cadence Tensilica Vision C5 DSP，是业界**的独立自含式神经网络DSP IP核心，以满足神经网络的高运算需求，并被优化使用在视觉、雷达/光达及融合传感器等应用领域上。 Vision C5 DSP 主攻汽车、监控、无人机及行动/穿戴式装置市场，提供每秒 1TMAC运算能力，可独立执行所有神经网络运算任务。

神经网络日趋深入复杂，其运算要求也迅速增加。 同时，神经网络架构不断变化，新的网络持续出现，新的应用和市场也陆续兴起。 这些趋势使得我们必须为了不仅讲求低功率，也追求高度可编程性以满足未来发展灵活性要求和低风险的嵌入式系统，开发出一套高效能、高通用的神经网络处理解决方案。

神经网络 DSP与神经网络加速器

汽车、无人机和保全系统中的摄影机式视觉系统需要两种基本类型的视觉优化运算。 首先运用传统运算摄影/成像算法对来自摄影机的输入进行强化。 接着由神经网络式辨识算法执行物体侦测和辨识。 现有神经网络加速器解决方案是将硬件加速器附加在影像DSP上，会使神经网络码分割于执行于DSP 上的某些网络层与将卷积层卸除至加速器之间。 这样的组合效率不佳，而且会造成不必要的耗电。

Vision C5 DSP采用专门针对神经网络优化的DSP架构，可加速所有神经网络运算层(卷积、全连接、池化及标准化)，并非只有卷积功能。 如此一来，可使主要视觉/图像DSP独立执行影像强化应用程序，而由Vision C5 DSP执行神经网络任务。 Vision C5 DSP藉由消除神经网络 DSP与主要视觉/影像DSP之间的外来数据移动，而提供相较现有神经网络加速器更低功率的解决方案，同时提供简单的神经网络单处理器编程模型。

Cadence Tensilica营销**事业群总监Steve Roddy表示，我们许多顾客都苦于不知该如何慎选适合的神经网络平台，尤其一款产品的开发可能会耗费数年。 嵌入式不断线（always-on）系统的神经网络处理器不仅必须讲求处理影像时的低功率和较快的图像处理速度，而且也应具有灵活性和因应未来需求的能力。 目前的平台都不够理想，客户需要一个全新的解决方案。 Vision C5 DSP建构成通用的神经网络DSP，易于整合且极为灵活，功耗能效较CNN加速器、GPU和CPU更为出色。

嵌入式视觉联盟创办人Jeff Bier表示，深度学习在实际装置上的应用又多又杂，运算要求也**挑战性。 有了像Vision C5 DSP这样的可编程专门处理器，在讲求成本和功率考虑的装置中也可应用深度学习。

Vision C5 DSP特色与效能

Vision C5 DSP提供**同级的独立引擎神经网络效能：

1. 不到1平方公厘的芯片面积可实现每秒1TMAC运算能力(Throughput为Vision P6 DSP 的4倍)，于深度学习核达成极高运算输贯量。

2. 1024个 8位 MAC或512个16位 MAC于两种位分辨率均能实现优异效能。

3. 具有128路8位SIMD或64路16位SIMD的VLIW SIMD架构。

4. 多核心设计，以*小覆盖面积达成multi-teraMAC解决方案。

5. 整合式iDMA及AXI4接口。

6. 采用与Vision P5和P6 DSP相同的实用软件工具组。

7. 相较于业界的 GPU，Vision C5 DSP在知名AlexNet CNN效能基准中快6倍，在Inception V3 CNN效能基准中快9倍。

Vision C5 DSP是具备灵活性且能够满足未来需求的解决方案，支持可变核心大小、深度和输入尺寸，并包含多种系数压缩/解压技术，且可随时加入*新开发的层体。 反之，硬件加速器的重新编程能力有限，因此欠缺灵活性。 所附带的Cadence神经网络对映器工具组(Mapper Toolset)可运用全方位的人工优化神经网络链接库功能，将所有用例如Caffe和TensorFlow等工具训练的神经网络对映成可执行且高度优化的Vision C5 DSP码。 详情请见：www.cadence.com/go/visionc5。