Cadence推出下一代Virtuoso平台，可提供先进的类比验证技术及10倍的跨平台效能提升。 Cadence／提供
分享
下一代Cadence Virtuoso ADE产品套件能够克服由于新的业界标准、先进节点设计以及系统设计需求兴起带来的挑战，协助工程师充分地探索、分析与验证设计，以确保在整个设计周期中都能维持设计意图。增强的资料处理功能在资料库容量超过1GB时，*高可提升20倍的波形载入，以及50倍的版本控制（versioning）与载入设定档案。套件的关键技术包括：
1.Virtuoso ADE Explorer：实现快速、准确的设计规格即时调整，提供通过/未通过的资料表，以及提供完整的Corner与Monte Carlo统计环境，以侦测和修补变异性问题。
2.Virtuoso ADE Assembler：协助工程师在不同的制程─电压─温度（PVT）组合条件下分析其设计，并提供基于GUI的验证计画，因此设计人员能轻松地建立条件与相依性模拟。
3.Virtuoso ADE Verifier：为类比验证提供了显着的技术进展，提供整合式仪表板，可让工程师轻松验证与整体设计规格有关的所有模块。
海思半导体图灵（Turning）处理器业务部副部长刁焱秋表示，新款Virtuoso ADE Verifier及Virtuoso ADE Assembler技术的执行计画功能，可让设计团队更具生产力。透过初期使用*新Cadence Virtuoso ADE产品套件的经验，发现能够提升30%的类比IP验证生产力，并减少一半的验证问题。我们的智慧型手机与网路晶片专案将能因为采用这些*新功能而获益。
透过在元件、单元、模块和晶片层级为客制化类比、数位和混合讯号设计提供加速的效能与生产力，增强的Virtuoso布局套件，可因应*复杂的布局挑战。套件的*新更新版本可提供下列增强功能：
1. 图形表现功能：可在大型布局上提供从10倍到100倍的加速缩放、平移、拖放与图形效能表现。
2. 模组产生器（ModGen）：互动式图样（pattern）操作流程，可使ModGen的即时客制化设计变得非常视觉化与简易；此外，可支援同步复制，亦即拥有完全相同物理特性的布局元件，例如电晶体的宽度与长度；可让布局设计人员布局一次并重复使用。
3. 新式结构化元件级（device-level）绕线：结构化的元件级绕线功能*高可增加50%的绕线生产力。
Cadence**副总裁暨客制化IC与PCB部门总经理Tom Beckley表示，客户信赖我们的Cadence Virtuoso平台已经有超过25年的时间，每年投片数量高达千个设计。随着客制化设计的需求日益成长，越来越高的复杂度使得我们需要进一步简化设计流程，才能协助我们的客户满足设计时程的要求。Cadence一直是客制化设计**的先驱者，将藉由下一代Virtuoso平台的推出，实现快速、准确的客制化设计。Virtuoso ADE产品套件的讯息，网址：www.cadence.com/news/virtuosoade，有关Virtuoso布局套件的讯息，网址：www.cadence.com/news/virtuosols。
公安机关备案号：
