Altera发布新版Quartus Prime设计软体

分享到:
145
下一篇 >
Altera公司发布Quartus Prime设计软体,新的软体环境建构在可靠且使用者友好的Quartus II软体基础上,采用了新的高效能Spectra-Q引擎。新的Quartus Prime设计软体经过*佳化,减少了设计反覆运算,其编译时间是*快的,提高了矽晶片性能,进而增强了FPGA和SoC FPGA设计过程。

Quartus Prime设计软体使用者将体验到与以前软体版本一样使用方便的前端使用者介面;而在后端增加了Spectra-Q引擎,采用一组更快、更易于扩展的新演算法,****的缩短了编译时间,提高了设计性能。这一个引擎还具有分层资料库,保留了IP模组的布局布线,保证了设计的稳定性,同时避免了不必要的时序收敛投入,缩短了编译时间。

与早期试用客户一起,Quartus Prime设计软体在多个Arria 10设计上展示了极高的设计性能和设计人员效能。随着Quartus Prime设计软体15.1版的发布,针对Arria 10设计的客户将体验到:

·采用新的混合布局器和全域布线器演算法,比以前的软体版本平均高出一个全速率等级。

·采用新的BluePrint平台设计者工具,IO设计速度提高了10倍。

·使用软体新的快速重新编译特性,编译时间缩短了4倍。

·扩展硬体描述语言支援,包括了SystemVerilog-2005和VHDL-2008。

根据客户的设计需求,Quartus Prime设计软体提供三种版本。Quartus Prime Pro版提供*新的性能和效能工具,支援Altera*新的高性能FPGA和SoC FPGA。Quartus Prime标准版支援Altera新产品类中的元件,Quartus Prime Lite版支援Altera的大量元件系列。Pro和标准版需要年度软体授权,而Lite版可以免费下载,不需要授权档案。

Quartus Prime设计软体支援使用者使用Altera丰富的矽智财(IP)核心。*新软体版本中新增特性和增强功能包括,四个前向错误更正(FEC)DSP核心、低延迟10G乙太网路MAC和1G/2.5G/10G多速率乙太网路PHY新的2.5G动态速率修改选项,还增强了外部记忆体介面IP的可用性。还包括了新的动态产生和可配置的硬体设计实例,简化了IP的硬体评估,进一步提高了设计人员的效能。

你可能感兴趣: 业界新闻 Altera FPGA 布线 5G
无觅相关文章插件,快速提升流量