基于FPGA/CPLD的数字电路原理解答

不夸张的说FPGA/CPLD它是可以完成任何数字器件的功能，不论是高性能的cup处理器还是*简单的74电路等，这些功能都可以用FPGA/CPLD。主要是由逻辑功能排列成阵，可编程的内部去链接这些逻辑功能块。当产生门控时钟的组合逻辑超过**时，证设计项目的可靠性变得很困难。即使样机或仿真结果没有显示出静态险象，但实际上仍然可能存在着危险。通常，我们不应该用多级组合逻辑去钟控PLD设计中的触发器。图1 给出一个含有险象的多级时钟的例子。时钟是由SEL引脚控制的多路选择器输出的。多路选择器的输入是时钟（CLK）和该时钟的2分频 （DIV2）。由 图1的定时波形图看出，在两个时钟均为逻辑1的情况下，当SEL线的状态改变时，存在静态险象。险象的程度取决于工作的条件。 多级逻辑的险象是可以去除 的。图2 给出图1 电路的一种单级时钟的替代方案。图中SEL引脚和DIV2信号用于使能D触发器的使能输入端，而不是用于该触发器的时钟引脚。采用这个电路并不需要附加PLD的逻辑单元，工作却可靠多了。 不同的系统需要采用不同的方法去除多级时钟，并没有固定的模式。1 行波时钟另一种流行的时钟电路是采用行波时钟，即

工程师爸爸打造数字电路学习玩具

一位**软件工程师希望利用群众募资的力量，让他的心血结晶──主要为孩子们开发、具备直观设计之数字电路设计工具──能够问世。 Joesph Broms是一位在医疗领域有20年工作资历的软件工程师，他开发了一款名为ProtoBricks的硬件设计工具；这种工具是内含数字电路的积木，能与市面上的乐高(LEGO)积木组合在一起，因此能让小朋友们边玩乐高积木、边学习打造数字逻辑电路。ProtoBricks (如上方大图)已经在Indiegogo展开群众募资，目标是在接下来40天筹得10万美元，好让该产品能顺利迈进出货阶段；其预定出货时程为明年6月。Broms在接受EE Times专访时表示，他很久以前仍在大学上数字电路设计课程时，就产生*初的概念；7年前，他自己的小孩已经会玩乐高积木的时候，他才开始真正认真投入这个开发案。目前市面上充斥着各种能展示类比电路设计的电子开发工具，Broms认为ProtoBricks能获得更多孩子们的共鸣，因为它能与乐高积木相容、能结合数字电路：“我没有看过有其他人尝试教导小朋友数字逻辑。”这些日子以来舆论有不少话题在讨论我们的下一代似乎对科学、工程与数学兴趣缺缺；就

单板EMC设计的知识及经验分享

本规范简绍EMC的主要原则与结论，为硬件工程师们在开发设计中抛砖引玉。电磁干扰的三要素是干扰源、干扰传输途径、干扰接收器。EMC就围绕这些问题进行研究。*基本的干扰抑制技术是屏蔽、滤波、接地。它们主要用来切断干扰的传输途径。广义的电磁兼容控制技术包括抑制干扰源的发射和提高干扰接收器的敏感度，但已延伸到其他学科领域。本规范重点在单板的EMC设计上，附带一些必须的EMC知识及法则。在印制电路板设计阶段对电磁兼容考虑将减少电路在样机中发生电磁干扰。问题的种类包括公共阻抗耦合、串扰、高频载流导线产生的辐射和通过由互连布线和印制线形成的回路拾取噪声等。在高速逻辑电路里，这类问题特别脆弱，原因很多：1、电源与地线的阻抗随频率增加而增加，公共阻抗耦合的发生比较频繁；2、信号频率较高，通过寄生电容耦合到步线较有效，串扰发生更容易；3、信号回路尺寸与时钟频率及其谐波的波长相比拟，辐射更加显著。4、引起信号线路反射的阻抗不匹配问题。一、总体概念及考虑1、五一五规则，即时钟频率到5MHz或脉冲上升时间小于5ns，则PCB板须采用多层板。2、不同电源平面不能重叠。3、公共阻抗耦合问题。模型：由于地平面电流可能

重型汽车抑制干扰源的技术措施

一般来说电磁噪声是难以消除的，但可采取各种措施，把电磁噪声抑制到不致产生电磁干扰的程度。通常单用一种简单的办法来解决电磁噪声问题往往难以奏效，所以*好采用几种不同的组合方法。一、一般要求汽车电磁噪声的抑制，可以在接受器方面进行，但由于接受频率、干扰电波的传播方式及其它种种实际情况，在接受器端采取措施是较为困难的。由于汽车电器设备的电磁噪声能干扰其他通讯设备和各种电子设备，所以应考虑抑制汽车电器设备本身产生的电磁噪声。汽车上各种电器产生的电磁干扰电波特性与电平是各不相同的，所以干扰的抑制办法也应符合其特性和电平。抑制干扰电波设计可采用阻尼、屏蔽、滤波和连接等基本措施，且必须满足4个条件：①有良好的抑制效果。②不妨碍汽车电器设备本身的性能。③可靠性高，使用方便。④价格合理。二、电磁噪声抑制器目前国内外汽车使用的抑制器基本是由电阻体、电感、电容即所谓R、I、C单个或组装而成，例如电阻体、屏蔽导线、电容器、抑制干扰电感线圈及抑制干扰滤波器等。三、方法屏蔽屏蔽是在两个区域之间建立电磁屏障保护系统中的电路不受电磁环境损坏的*直接方法。屏蔽的形式多种多样，可以是隔板、盒式封闭体，也可以是电缆或连接器

如何从模拟电路菜鸟变大牛 三位前辈如是说

美学者研制RNA计算机：可研制神经电路和类脑网络

近日出版的《自然》杂志刊登了一篇研究论文：美国亚利桑那州立大学教授艾利克斯·格林和哈佛大学维斯生物启发工程研究所合作，研制出迄今为止*复杂的生物计算机。该计算机由RNA（核糖核酸）制成，能在大肠杆菌活细胞内对12种不同指令同时作出反应，控制**细胞的行为。研究团队在大肠杆菌的活体细胞内诱导形成的RNA电路，能像微型机器人和数字计算机一样执行计算指令。格林表示，他们可以用计算机软件设计想要的RNA序列，并利用这些可以预测和编程的RNA相互作用，来构筑生物电路，这对智能**设计、智能给药系统、绿色能源生产、低成本诊断技术，以及未来开发出用于追踪癌细胞或关闭恶性变异基因等的纳米机器，具有重要意义。不同碱基在活细胞内自成RNA电路早在2012年攻读博士后期间，格林就参与研发细胞电路的中心组件——RNA开关。这些RNA开关性能完善后，他们开始在活体细胞内开发更复杂的系统。格林团队在实验室设计出名叫“逻辑门”的特殊RNA电路，然后插入大肠杆菌的活体细胞内。其能像传统数字电路一样，用“与”“或”“非”进行逻辑决定，只是传统数字电路输入输出的是电压信号，生物电路用特定化合物或蛋白质代替电压信号。当作为

详解去耦电容与旁路电容

从电路来说，总是存在驱动的源和被驱动的负载。如果负载电容比较大，驱动电路要把电容充电、放电，才能完成信号的跳变，在上升沿比较陡峭的时候，电流比较大，这样驱动的电流就会吸收很大的电源电流，由于电路中的电感，电阻（特别是芯片管脚上的电感，会产生反弹），这种电流相对于正常情况来说实际上就是一种噪声，会影响前级的正常工作。这就是耦合。去藕电容就是起到一个电池的作用，满足驱动电路电流的变化，避免相互间的耦合干扰。旁路电容实际也是去藕合的，只是旁路电容一般是指高频旁路，也就是给高频的开关噪声提供一条低阻抗泄放途径。高频旁路电容一般比较小，根据谐振频率一般是0.1u，0.01u等，而去耦合电容一般比较大，是10u或者更大，依据电路中分布参数，以及驱动电流的变化大小来确定。旁路是把输入信号中的干扰作为滤除对象，而去耦是把输出信号的干扰作为滤除对象，防止干扰信号返回电源。这应该是他们的本质区别。去耦电容在集成电路电源和地之间的有两个作用：一方面是本集成电路的蓄能电容，另一方面旁路掉该器件的高频噪声。数字电路中典型的去耦电容值是0.1μF。这个电容的分布电感的典型值是5μH。0.1μF的去耦电容有5μH的

数字电路之时序电路

在《数字电路之如雷贯耳的“逻辑电路”》、《数字电路之数字集成电路IC》之后，本文是数字电路入门3，将带来「时序电路」的讲解，及其核心部件触发器的工作原理。什么是时序电路？上期学过的「组合电路」是根据当前输入信号的组合来决定输出电平的电路。换言之，就是现在的输出不会被过去的输入所左右，也可以说成是，过去的输入状态对现在的输出状态没有影响的电路。这次讲解的「时序电路」和「组合电路」不同。「时序电路」的输出不仅受现在输入状态的影响，还要受过去输入状态的影响。那么，如何才能将过去的输入状态反映到现在的输出上呢？「时序电路」到底需要些什么呢？人类总是根据过去的经验，决定现在的行动，这时我们需要的就是—记忆。同样，「时序电路」也需要这样的功能。这种能够实现人类记忆功能的元器件就是触发器。按结构和功能，触发器可以分为RS型、JK型、D型和T型。在这里，我们只讲解比较有代表性的类型，RS型和D型。触发器就象一个跷跷板触发器的工作方式与日本的“起坐亲子游戏”很象。日本的“起坐亲子游戏”，指的就是公园里的跷跷板。想起跷跷板，就能想象出RS触发器的工作原理。图2就是一个跷跷板。这个跷跷板有些生锈，即使没有人

单片机系统的电磁兼容性设计讲解

随着单片机系统越来越广泛地应用于消费类电子、医疗、工业自动化、智能化仪器仪表、航空航天等各领域，单片机系统面临着电磁干扰（EMI）日益严重的威胁。电磁兼容性（EMC）包含系统的发射和敏感度两方面的问题。如果一个单片机系统符合下面三个条件，则该系统是电磁兼容的：① 对其它系统不产生干扰;② 对其它系统的发射不敏感;③ 对系统本身不产生干扰。假若干扰不能完全消除，但也要使干扰减少到*小。干扰的产生不是直接的（通过导体、公共阻抗耦合等），就是间接的（通过串扰或辐射耦合）。电磁干扰的产生是通过导体和通过辐射，很多电磁发射源，如光照、继电器、DC电机和日光灯都可引起干扰;AC电源线、互连电缆、金属电缆和子系统的内部电路也都可能产生辐射或接收到不希望的信号。在高速单片机系统中，时钟电路通常是宽带噪声的*大产生源，这些电路可产生高达300 MHz的谐波失真，在系统中应该把它们去掉。另外，在单片机系统中，*容易受影响的是复位线、中断线和控制线。1 干扰的耦合方式（1） 传导性EMI一种*明显而往往被忽略的能引起电路中噪声的路径是经过导体。一条穿过噪声环境的导线可捡拾噪声并把噪声送到其它电路引起干扰。设

单片机中与上拉电阻有关的抗干扰提升

在电子电路设计中，干扰的存在让设计者们苦不堪言，干扰会导致电路发生异常，甚至会导致*终的产品无法正常使用。如何巧妙地减少甚至避免干扰始终是设计者们关心的重点，其中单片机的抗干扰设计就是较为重要的一环，本文将为大家介绍与上拉电阻有关的单片机抗干扰。想要实现单片机刚干扰，首先要综合考虑各I/O口的输入阻抗，采集速率等因素设计I/O口的外围电路。一般决定一个I/O口的输入阻抗有3种情况。**种情况：I/O口有上拉电阻，上拉电阻值就是I/O口的输入阻抗。人们大多用4K-20K电阻做上拉，（PIC的B口内部上拉电阻约20K）。由于干扰信号也遵循欧姆定律，所以在越存在干扰的场合，选择上拉电阻就要越小，因为干扰信号在电阻上产生的电压就越小。由于上拉电阻越小就越耗电，所以在家用设计上，上拉电阻一般都是10-20K，而在强干扰场合上拉电阻甚至可以低到1K。（如果在强干扰场合要抛弃B口上拉功能，一定要用外部上拉。）**种：I/O口与其它数字电路输出脚相连，此时I/O口输入阻抗就是数字电路输出口的阻抗，一般是几十到几百欧。可以看出用数字电路做中介可以把阻抗减低到*理想，在许多工业控制板上可以看见大量的数字电

常见电磁兼容(EMC)问题及解决办法

通讯类电子产品不光包括以上三项：RE，CE，ESD，还有Surge--浪涌（雷击，打雷）医疗器械*容易出现的问题是：ESD--静电，EFT--瞬态脉冲抗干扰，CS--传导抗干扰，RS--辐射抗干扰。针对于北方干燥地区，产品的ESD--静电要求要很高。针对于像四川和一些西南多雷地区，EFT防雷要求要很高。如何提高电子产品的抗干扰能力和电磁兼容性：1、 下面的一些系统要特别注意抗电磁干扰：（1） 微控制器时钟频率特别高，总线周期特别快的系统。（2） 系统含有大功率，大电流驱动电路，如产生火花的继电器，大电流开关等。（3） 含微弱模拟信号电路以及高精度A/D变换电路的系统。2、 为增加系统的抗电磁干扰能力采取如下措施：（1） 选用频率低的微控制器：选用外时钟频率低的微控制器可以有效降低噪声和提高系统的抗干扰能力。同样频率的方波和正弦波，方波中的高频成份比正弦波多得多。虽然方波的高频成份的波的幅度，比基波小，但频率越高越容易发射出成为噪声源，微控制器产生的*有影响的高频噪声大约是时钟频率的3倍。（2） 减小信号传输中的畸变微控制器主要采用高速CMOS技术制造。信号输入端静态输入电流在1mA左右

在有机双极性半导体表面涂布制作数字电路

日本理化学研究所（理研）2016年11月8日宣布开发出了一项新技术，通过对采用有机双极性半导体的数字电路元件的基板施以烷基处理，可以控制流动的载流子种类（电子与空穴），从而大幅降低了功耗。有机半导体可通过涂布材料溶液，利用低能耗工艺形成半导体层，因此采用现有印刷工艺制作时，具有成本低、可增大面积等优点。但是，要制作数字电路，必须分开涂布空穴传导型和电子传导型两种有机半导体，这一点使得利用印刷工艺制作电路十分困难。但如果采用具备有机半导体和双极性半导体（可利用空穴载流子和电子载流子）两种特性的有机双极性半导体，只需涂布单一材料，就能制作数字电路。不过，采用有机双极性半导体的元件很难有选择地使用空穴和电子，电子和空穴两者中的一种载流子会一直流动，因此被指存在功耗较大的缺点。2015年，有研究报告称，在基板上制作的单分子膜会形成电荷层，对有机半导体的特性产生影响。理研此次着眼于这种现象，在有机双极性半导体元件的硅基板上制作了带负电的氟化烷基单分子膜。结果发现半导体中会形成正电荷层，电子因被电荷层捕获而无法移动。*后成功将有机双极性半导体中流动的载流子限定为空穴载流子。理研同时还发现，采用带正