无线火灾监测系统中微处理器芯片的物理设计

Synopsys全新DesignWareARCHS处理器产品开始供货

新思科技公司(Synopsys, Inc.)日前宣布：其全新DesignWare® ARC® HS处理器系列的首批产品现已开始供货。该批32位ARC HS34和HS36处理器是迄今为止性能*高的ARC处理器内核，在采用典型的28纳米(nm)硅工艺时，可提供高达2.2GHz 的速度和1.9 DMIPS/MHz的性能。新的HS处理器专门针对在完成高速数据和信号处理任务时的功率效率(DMIPS/mW)和面积效率(DMIPS/mm2)进行了优化。这种优化使它们非常适合于系统级芯片(SoC)中的嵌入式以及深度嵌入式处理器，这些SoC可用于诸如固态硬盘、连网设备、汽车控制器、媒体播放器、数字电视、机顶盒和家庭联网产品等。“为了跟上数字电视市场中不断演讲的市场需求，我们的设计团队一直都承受着以更低的功耗和成本点来提供更高性能的压力，” Abilis Systems公司**执行官Yves Mathys说道：“Synopsys的ARC HS处理器将使我们能够在自己的嵌入式设计中，将高性能和低功耗提升到一个新的水平，同时显著地缩小芯片面积。通过充分利用ARC的硬件和软件开发工具以及第三方的支持，也将帮助我

新一代ARC处理器系列专攻热点嵌入式应用

Imagination分享MIPS的正面进展

Imagination Technologies (IMG.L) 表示，自从该公司于 2013 年 2 月并购 MIPS科技后，至今完成了 22 笔与 MIPS 相关的授权交易。这其中包括多内核 P5600 的**个授权客户，P5600 是上个月刚刚发布的首款 MIPS Series5 ‘Warrior P-class’ CPU。与竞争对手的 CPU 内核相比，P5600 内核能以小 30% 的芯片面积提供业界**的 32 位性能，以及同类**的低功耗特性。它具备当前先进处理器所需的关键特性，包括 128 位SIMD、硬件虚拟化、下一代**特性，以及先进寻址功能等。Imagination 也看到了市场对*近更新的 MIPS Aptiv 系列内核的强劲需求。每款 Aptiv 内核都能在不牺牲硅片面积和功耗的基础上提供业界**的 CoreMark 性能。自从收购 MIPS 至今，Imagination 签署了多个Aptiv 内核授权，包括高性能 proAptiv、高效率 interAptiv，以及入门级 microAptiv内核，其中基于microAptiv 和 interAptiv 内核

Synopsys推出全新超低功耗非挥发性存储器IP将功耗降低90%

为加速芯片和电子系统**而提供软件、新思科技公司（Synopsys）日前宣布：其专为功耗和面积要求严格的无线应用和RFID/NFC集成电路而进行了优化的DesignWare® AEON®多次可编程（MTP）超低功耗（ULP）非易失性存储器（NVM）IP开始供货。与上一代产品相比，通过提供一种单比特位读取功能、低至0.9V的读取操作以及擦写操作中低于10 uA的峰值电流DesignWare AEON MTP ULP NVM IP将功耗降低了90%。降低功耗在移动系统中意味著延长电池的寿命，提高RFID/NFC标签的灵敏度，并允许更小的天线从而减小了标签的尺寸。“Synopsys的ULP NVM IP降低了功耗并且缩小了面积，使我们能够去巩固我们在UHF RFID标签集成电路（IC）市场上作为一家一站式解决方案供应商的强大地位，” Chipus的**执行官Murilo Pessatti说道：“作为一家在快速演进的RFID市场中竞争的模拟IP公司，我们需要值得信赖的IP合作伙伴，而Synopsys拥有我们可以信赖的IP质量和支持。基于我们以往利用Synopsys NVM IP所取得的成功，我

硬件仿真器成IC设计新宠

硬件仿真器成IC设计新宠三大EDA公司竞逐

随着芯片复杂度的提高，验证测试变得越来越重要，对芯片*显著的改进不仅在设计流程中产生，也在芯片调试和验证流程中反复进行着。因此，为帮助IC设计企业缩短验证时间、加快产品上市，大型EDA工具提供商均致力于加强硬件仿真工具的开发与相关市场的经营。Cadence于日前推出其新一代验证计算平台Palladium XP II，容量扩展至23亿门。Synopsys公司则在2012年收购了仿真工具供应商EVE，强化了其硬件辅助验证产品线。Mentor亦于2012年推出高速多功能硬件加速仿真器Veloce。全球三大EDA公司均已涉足硬件仿真器市场，并进行激烈竞争。图为新一代验证计算平台验证测试面临挑战现代大规模集成电路设计密度越来越高，更加快速、有效地进行设计验证成为极大的考验。对于设计工程师而言，有关芯片功能和性能方面的综合数据是关键信息。他们通常会根据设计规范预先假设出芯片各项性能的大致参数范围，提交给验证测试人员，通过验证测试分析后，得出比较真实的性能参数范围或者特定值;设计工程师再根据这些值进行分析并调整设计，使芯片的性能参数达到符合设计规范的范围。为了保证*终得到的芯片设计符合设计要求，IC

Synopsys公司DesignWareARCHS处理器

11月18日消息，为加速芯片和电子系统**而提供软件、知识产权（IP）及服务的全球性**供应商新思科技公司（Synopsys, Inc.， 纳斯达克股票市场代码：SNPS）日前宣布：其全新DesignWare® ARC® HS处理器系列的首批产品现已开始供货。该批32位ARC HS34和HS36处理器是迄今为止性能*高的ARC处理器内核，在采用典型的28纳米（nm）硅工艺时，可提供高达2.2GHz 的速度和1.9 DMIPS/MHz的性能。新的HS处理器专门针对在完成高速数据和信号处理任务时的功率效率（DMIPS/mW）和面积效率（DMIPS/mm2）进行了优化。这种优化使它们非常适合于系统级芯片（SoC）中的嵌入式以及深度嵌入式处理器，这些SoC可用于诸如固态硬盘、连网设备、汽车控制器、媒体播放器、数字电视、机顶盒和家庭联网产品等。 “为了跟上数字电视市场中不断演讲的市场需求，我们的设计团队一直都承受着以更低的功耗和成本点来提供更高性能的压力，” Abilis Systems公司**执行官Yves Mathys说道：“Synopsys的ARC HS处理器将使我们能够在自己的嵌入式设计

硬件仿真器成IC设计新宠三大EDA巨头竞争激烈

随着芯片复杂度的提高，验证测试变得越来越重要，对芯片*显著的改进不仅在设计流程中产生，也在芯片调试和验证流程中反复进行着。因此，为帮助IC设计企业缩短验证时间、加快产品上市，大型EDA工具提供商均致力于加强硬件仿真工具的开发与相关市场的经营。Cadence于日前推出其新一代验证计算平台PalladiumXPII，容量扩展至23亿门。Synopsys公司则在2012年收购了仿真工具供应商EVE，强化了其硬件辅助验证产品线。Mentor亦于2012年推出高速多功能硬件加速仿真器Veloce。全球三大EDA公司均已涉足硬件仿真器市场，并进行激烈竞争。验证测试面临挑战现代大规模集成电路设计密度越来越高，更加快速、有效地进行设计验证成为极大的考验。对于设计工程师而言，有关芯片功能和性能方面的综合数据是关键信息。他们通常会根据设计规范预先假设出芯片各项性能的大致参数范围，提交给验证测试人员，通过验证测试分析后，得出比较真实的性能参数范围或者特定值;设计工程师再根据这些值进行分析并调整设计，使芯片的性能参数达到符合设计规范的范围。为了保证*终得到的芯片设计符合设计要求，IC设计公司不得不在验证阶段投

Synopsys推出Enterprise40G以太网控制器IP扩展D

 亮点：· Synopsys DesignWare® Enterprise 40G以太网MAC和PCS控制器IP专为满足数据中心系统吞吐量和质量服务需求而进行优化，实现了高性能和高能效· Synopsys完整的40G以太网IP解决方案包括：DesignWare Enterprise 40G以太网控制器IP、Enterprise 10G物理层(PHY)和验证IP。· 支持1G、2.5G、10G和40G的网络速度，使企业级应用设计师能够方便地把设计迁移到更快的数据速率。· 支持*新基于以太网的局域网(LAN)的IEEE 802.3规格，在简化集成的同时降低了互操性风险。· DesignWare数据中心IP组合的一部分包括：用于1G/10G以太网、DDR4/3、PCI Express®3.0/2.0、USB 3.0/2.0、SATA 6G和ARM® AMBA® AXI4™以及AMBA 3互联解决方案，逻辑库和嵌入式存储器，以及Synopsys ARC®处理器。· 节能型以太网和局域网远程唤醒(Wake-on-LAN)功能降低了高耗能数据中心的能源消耗为加速芯片和电子系统**而提供软件、知识产