以下是2632天前的记录
时钟信号
1 2017年02月14日 星期二轻松实现PL“打包”PS的功能
互联网 (0)因为MicroZed是个低成本的开发套件,所以在板子上除了给PS(33.3333 MHz)、DDR、SPI FLASH、microSD卡接口和USB提供时钟信号外,并没有为PL部分提供单独的晶振。为了让PL部分正常工作,一种方法是使用接口板从外部输入到PL的管脚上一个时钟信号,另一种方法则是使用PS提供给PL的时钟信号。从ZYNQ的技术手册里我们得知,PS部分可以提供给PL四路相对独立的时钟信号(它们之间不保证时序上的关系),因此我们的任务就是配置PS和PL,把这些时钟信号利用起来。此时我们就可以充分利用Vivado提供的强大的集成开发功能,轻松实现PL“打包”PS的功能——这与通常我们看到的ZYNQ的概念有点不同:PS是主体,而PL做为一个逻辑胶合者被PS指挥;当然上电和初始化顺序还是一样的,必须先启动配置完PS,才能初始化PL。首先我们在Vivado开发环境中建立RTL工程,并编写我们需要在PL中实现的功能代码HDL文件,把它做为顶层文件。然后我们调用PS的IP核,建立并配置一个PS。如果不清楚这个过程的网友,请参考,然后我们配置PS到PL的时钟输出,如图1所示。图1 配置PS到P
进行新的灵活的时钟设计正当时
集微网 (0)作者:Alian Boudreau 时下,许多应用对于时序方案的要求已经越来越高。从小型外设和软件狗到摄像机模块和无线耳机等设备越来越小,需要结合更多的功能,同时更加便携,对时序方案有更严格和广泛的要求。灵活性、多输出时钟、小尺寸、*小的有源和待机功耗需求、强固性-在物理和电气方面,都对新一代终端产品的设计人员更重要,以满足消费、便携式和安防市场无尽的需求。基于晶体的固定和单时钟性质的时序方案现在从严格意义上讲是不匹配这些需求的,还可能导致令人**的长的交货时间和扩展的物料单及相关成本。为应对日益苛刻的“时序愿望清单”,近年来基于硅的时序器件成为一个重要的和不断**的领域,由一些大公司兴起开发。安森美半导体*新的一次可编程和可再编程时钟发生器*显然地证明了现在这种趋势。OmniClock系列器件注重灵活性和包含许多特性,以简化设计,节省空间和功耗,并解决产品设计人员经历的所有其他主要痛点。这些可能包括需要实时修改输出时钟,和需要有尽可能多的可编程参数。新的器件支持高达三个单端时钟信号或一个单端和一个差分时钟信号的生成。这些器件可在应用中代替3个晶体或晶振。*近发布的OmniClock器