以下是2617天前的记录

Cadence发布业界首款已通过产品流片验证的Xcelium并行仿真平台

内容提要：· 可执行基于多核并行运算的第三代仿真平台，业界**的Cadence验证套件家族新成员· 单核仿真性能平均提高2倍· 基于现有服务器，多核仿真的性能在RTL设计仿真，门级仿真及DFT仿真方面分别平均提速3倍， 5倍，与 10倍2017年3月1日，上海——楷登电子（美国 Cadence 公司，NASDAQ： CDNS）今日发布业界首款已通过产品流片的第三代并行仿真平台Xcelium™ 。基于多核并行运算技术，Xcelium™ 可以显著缩短片上系统（SoC）面市时间。较Cadence上一代仿真平台，Xcelium™ 单核版本性能平均可提高2倍，多核版本性能平均可提高5倍以上。Cadence® Xcelium仿真平台已经在移动、图像、服务器、消费电子、物联网（IoT）和汽车等多个领域的早期用户中得到了成功应用，并通过产品流片验证。如需了解更多内容，请参考www.cadence.com/go/xcelium。“不论是ARM还是我们的合作伙伴，交付产品以达到客户预期的能力，不可避免的需要快速和严格的验证环节，”ARM公司技术服务产品部总经理Hobson Bullman说，“Xceliu

Cadence助力芯片设计“高速化” Xcelium与Protium S1成重磅杀手锏

Cadence平行仿真平台通过生产验证

益华计算机(Cadence)宣布推出首款已通过生产验证之第三代仿真平台--Xcelium，其系基于**的多核心平行运算技术，加速系统单芯片(SoC)上市时程。 平均而言，相较于前代Cadence仿真平台，可在单核心提升2倍性能，并在多核心仿真优化5倍以上性能。 该平台通过生产验证，已获得行动、绘图、服务器、消费者、物联网及汽车领域的早期采用者所部属。 Cadence数字与签核事业群暨系统与验证事业群**副总裁兼总经理Anirudh Devgan表示，在研发**产品并推行上市的过程中，验证通常是*耗费成本和时间的过程。 Xcelium结合JasperGold App、Palladium Z1硬件仿真平台和Protium S1 FPGA原型验证平台，为顾客提供*强大的验证套装，协助工程师加速设计**的脚步。Xcelium仿真平台提供以下有助于加速系统开发的优点，多核心仿真优化运行时间加速项目时程、适用范围广、易于使用、包含多项申请中**技术提高生产力。 全新Xcelium仿真平台符合Cadence系统设计实现(SDE)的策略，协助系统及半导体公司以更高效率打造出更完整且具竞争力的终端产品。

首款通过生产验证的Xcelium平行仿真平台

益华计算机(Cadence Design Systems)宣布推出首款已通过生产验证之第三代仿真平台——Xcelium，系基于**的多核心平行运算技术，加速系统单芯片(SoC)上市时程。平均而言，相较于前代Cadence仿真平台，可在单核心提升2倍性能并在多核心仿真优化5倍以上性能。 Cadence Xcelium通过生产验证，已获得行动、绘图、服务器、消费者、物联网及汽车领域的早期采用者所部属。Xcelium仿真平台提供以下有助于加速系统开发的优点：多核心仿真优化运行时间，加速项目时程：第三代Xcelium仿真平台技术源于所并购的Rocketick而打造，且为目前**经生产验证的平行仿真技术为基础，平均可将缓存器传输级(RTL)设计仿真、闸层级仿真及平行可测性设计(DFT)仿真的运行时间分别加快3倍、5倍及10倍，约可节省多达数周到数月的项目时程。适用范围广：Xcelium支持多种*新设计方式及IEEE标准，帮助工程师无需重新编码而获得效能的提升。易于使用：Xcelium的编译流程将设计验证测试环境代码指派给*适合的引擎，并自动选择*佳核心数目，加快执行速度。包含多项申请中**技术提