以下是2630天前的记录
Vivado
1 2017年02月14日 星期二Board从入门到精通系列（七）
互联网 (0)本文将给出通过Vivado IDE开发Zynq平台上PS裸机应用程序的流程。读者将看到Vivado开发更高效、快捷。MP3我们都听过，现在我们可以用ZED-Board来听。板子上有音频芯片ADAU1761，可以实现录音、放音，但不具有MP3解码功能。Zynq 双核ARM9做MP3软件解码应该是可以实现的，但是博主本人有一颗VS1003，可以实现MP3硬件解码，软件将得以简化，对MP3解码原理感兴趣的可以深入研究如何利用CortexA9+ADAU1761实现MP3播放。电路图如下：利用Zynq MIO实现VS1003控制，这样只和PS有关，PL完全可以丢弃。在本节基础上，读者可以尝试将SPI模块移到PL上实现，这样可以降低PS部分IO读写频率，提高CPU利用率。实物连接图如下：Zynq板子外接用排母，为了使用杜邦线，需要一个双公排针，可以用普通单排2.54mm排针压制而成下面介绍软件开发流程。建立Vivado工程，命名为MP3Player，过程遵循上节Vivado建立工程步骤，略。进入IDE后，点击左侧流程管理器中的IPI Integrator下的Create Block Design。
使用VIVADO对7系列FPGA的高效设计心得
互联网 (0)随着xilinx公司进入20nm工艺，以堆叠的方式在可编程领域一路高歌猛进，与其配套的EDA工具——新一代**FPGA设计软件VIVADO也备受关注和饱受争议。我从2012年开始使用VIVADO，像所有刚推出的软件一样，在刚推出的时候都会存在一些bug，特别是VIVADO2013.22013.3。而*新的版本VIVADO2013.4在32位的电脑上也是经常出现运行缓慢、自动退出或挂起等现象，相信在后面的版本中这些问题会得到很好的解决。虽然存在一些bug但是它却阻挡不了VIVADO高效的设计以及良好的布局布线效果。下面我以我工作中碰到的一个工程为例来和大家分享一下VIVADO的高效设计带给我们的全新感受！我的工程是一个ADC数据采集的例子，LVDS总线，12根数据线，DDR模式。根据XILINX给出的xapp585，我将串并转换1:7的设计改成了串并转换1:4。依然使用了selecTIO资源的ISERDES。原设计框图如下：[[wysiwyg_imageupload:1348:]]其中CalibraTIonbitslipstatemachine和DeskewControl模块比较复杂并且
赛灵思宣布Spartan-7 FPGA进入量产阶段
新电子 (0)赛灵思(Xilinx)宣布Spartan-7系列FPGA现已开放订购，并可依据标准作业时程安排出货。 作为赛灵思旗下成本优化型产品系列的关键成员，该组件系列旨在通过提供低成本与低功耗的产品，以满足成本敏感型市场的需求，同时以业界**的效能功耗比，针对I/O互联进行了优化。 采用了小尺寸封装的Spartan-7 FPGA商用组件，能支持更大的运作温度范围(从摄氏零下40度至125度)。 Spartan-7系列以更低的入门价位，提供更高的处理器扩充性，比起前一代采用Xilinx 32位MicroBlaze软件处理器IP的方案，高出50%的嵌入式处理效能。 此外，Spartan-7组件亦提供支持AES-256比特流解密、SHA-256比特流验证、以及芯片内建eFUSE密钥储存等功能的分层式**解决方案。这是搭载Spartan FPGA核心的设计方案，首度开放利用Vivado设计套件，将为用户创造更多生产力优势。 所有Spartan-7 FPGA皆拥有免费的Vivado HL WebPACK版本以及Vivado HL设计版与系统版的支持。
备案号：粤ICP备11010883号|
公安机关备案号：44040202000676|
版权问题及信息删除： 0756-2183556
QQ：
Copyright?2004-2017 珠海市金信桥网络科技有限公司 版权所有
