全球Fabless ASIC趋势加剧

　　10年前，ASIC被LSI Logic、IBM、NEC、Fujitsu等同时拥有芯片设计和制造能力的IDM厂商所垄断。系统公司定义芯片功能，交由IDM厂商设计并生产，*终从IDM厂商购买所需的芯片。然而，随着工艺向深亚微米工艺的迈进，晶圆厂建厂成本和设计的复杂度均成级数增长，同时，产品生命周期却不断缩短，这一切都促使了ASIC市场向Fabless ASIC模式的转变。

　　2006年，TI宣布不再建设45nm以下生产线，所有数字逻辑的芯片制造全部外包给晶圆代工厂；Sony宣布外包所有45nm以下（含45nm）工艺的芯片生产；NXP决定在两年内将其生产外包的份额由15%提高到30-40%。这些都无不表明，Fabless ASIC趋势的加剧。

　　中国IC产业发展迅速

　　2005年，中国IC市场达100亿美金，占全球21%的份额，跃升成为全球*大的IC市场。同时，中国政府对集成电路行业的大力支持，大批留学归国人员带回先进技术，都极大的推动了中国IC产业的发展。世界**的晶圆代工厂（TSMC，UMC等）和后端的封装/测试厂商大都分布在亚太地区，更促进了中国半导体行业完整产业链的形成。从2001年到2006年，中国的IC市场平均每年增长27.68%。

　　国内IC公司仍面临诸多挑战

　　中兴、海尔、海信等这些国内系统公司的龙头老大，多年来一直在为“中国芯”而不懈努力。近年来，国内市场也涌现出了一批智多微电子、中星微电子等为代表的芯片提供商。同时，我们可以看到，国内市场也有一大批针对各个细分市场提供SoC解决方案的初创公司。在中国IC产业迅速发展的同时，国内的这些IC公司在很多方面还面临挑战。

　　1. 随着设计向深亚微米工艺迈进，后端设计的技术瓶颈日趋凸显

　　当设计工艺走到0.13um以下时，后端设计的复杂度呈级数增加。对于国内大多数IC设计公司而言，**工艺的后端设计（Back-end Design）成了技术上的瓶颈。业界除了少数IDM厂商能胜任90nm以下的后端设计，少有公司能完成设计并一次流片成功。而如何实现芯片的更优性能、更低功耗、更小裸片尺寸、更高良率，都是国内IC厂商面临的问题。

　　2. Time-to-Market成为占领市场的关键

　　调查显示，70%的项目由于设计经验的缺乏，而需要re-spin。Re-spin带来的后果不只是在设计上的重复投入，更严重的是延迟产品上市时间。从图中很容易看到，如果上市时间推迟12个月，对厂商而言，失去的近乎是整个市场。

Source: IBS,2007

　　3. 后端设计所需投入太大，如何实现更高效的投入/产出需要思考

　　从RTL或者网表（Netlist）到GDSII文件的生成定义为芯片后端设计。对于国内IC公司，尤其初创型IC公司而言，后端设计所需投入实在太大。EDA工具价格不菲；找到合适的人才，建立研发团队需要时间；研发团队经验缺乏导致技术瓶颈；0.13um尤其90nm的光罩太昂贵；设计、生产、封装、测试，任何一个环节出问题都将导致芯片的失败。所有这些只有经由一个经验丰富、技术专精的团队来支撑，才能使企业没有后顾之忧，奋力开拓市场。那么如何实现更高效的投入/产出是需要思考的问题。

　　解决之道：寻找合作，实现共赢

　　全球Fabless ASIC模式趋势加剧，而跨入深亚微米工艺后，后端设计的复杂度级数提升。很多企业希望可以更专注于芯片以及系统功能的设定和市场的把握，而将芯片的设计、生产、封装、测试等各个环节交由一个坚实可信的合作伙伴来处理。我们正是看到了这一巨大的市场需求而于2002年成立了世芯电子。从2002年到2004年专攻于日本的**市场（0.13um，90nm，65nm），凭借独特的设计技能和专业的生产流程管理，赢得了Sony等**厂商的信任，成为我们长期的合作伙伴，同时世芯也迅速成长。

　　2005年后，随着国内IC产业的迅速发展，我们开始全力投入中国市场。业已和国内几家知名厂商合作，实现共赢。他们专注于市场定位和前端设计，世芯提供后端设计，芯片流片、封装、测试的全套解决方案。

　　国内IC公司在和我们的初期接触时，常有疑问：如果后端和生产交给你们负责，是不是可以说我们得让出一部分利润空间给你们？而事实上，世芯一直是依靠自身的设计专长在后端设计上较其他公司实现更优性能、更低功耗、更小裸片尺寸、更高良率；同时通过与晶圆代工厂、封装/测试厂商长期的战略合作关系拿到比其他公司可以拿到的更具竞争力的价格。与我们合作下来的公司就会发现，通过与我们合作所达到的不只是省下自己筹建团队设计的人力，购买EDA工具的财力，而我们*终提供的芯片价格也比自身设计生产的成本要低。

　　从2003年**颗0.13um芯片一次流片成功，2004年**颗90nm芯片一次流片成功到2007年**颗65nm芯片一次流片成功，我们已设计并生产超过30颗**工艺SoC，并一直保持一次流片成功的良好记录。2004年，我们帮某业界**系统厂商就他们已有的一颗90nm芯片做cost down，*终我们交付的芯片比他们自身设计的芯片在裸片面积上缩小20%，功耗上减少15%。2006年1月，与东京大学合作一颗90nm工艺，用于超级计算机的处理器芯片，一次流片成功。该芯片具60M逻辑门，全芯片工作频率500MHz。

　　我们相信，国内的IC公司近两年一定会向0.13um工艺以下迅速迈进。希望通过我们在后端设计和生产处理上的专精能更好的实现和国内IC公司的合作共赢。 （完）

沈翔霖
世芯电子（上海）有限公司 总经理
沈翔霖毕业于美国加州大学洛衫矶分校(UCLA) 电子工程专业本科及加州Santa Clara大学电子工程专业硕士，超过13年的IC产业设计及管理经验。曾任硅谷Cadence Design Systems公司, 硅谷Altius Solutions公司创始组成员及该公司Engineering manager。之前曾在Sun Microsystems和Tandem Computers(今Hewlett-Packard)任**工程师，从事一系列的芯片设计和工程项目管理工作。