简介

　　AD834是目前*快的四象限乘法器，可用带宽为800 MHz,相比之下，二象限乘法器AD539带宽为60 MHz,四象限乘法器AD734带宽为10 MHz,而四象限乘法器AD534带宽为1 MHz.单芯片结构和高速度使AD834非常适合平衡调制和解调、功率测量、增益控制和视频开关等高频应用，此类频率早已超过模拟乘法器的范围。

　　AD834并未牺牲精度来实现速度。与所有ADI乘法器一样，该器件在制造过程中使用激光调整对输入和输出失调执行零点校准，建立**缩放。典型应用中，总静态误差可保持在±0.5%以下。

　　它提供商用、工业和**温度范围内的8引脚塑封DIP、SOIC和陶瓷封装，采用±5 V电源供电。

　　使用AD834的主要挑战在于其电流模式输出级。为了尽可能维持*高带宽，AD834输出采用开路集电极的差分电流对形式。当需要较传统的接地基准电压输出时，这一形式很不方便。因此，本应用笔记讨论将上述电流**转换为单端接地基准电压的方法。

　　这些应用包括宽带均方检波器、均方根-直流转换器、双宽带电压控制放大器、高速视频开关和变压器耦合输出电路。许多情况中，这些应用为用户提供了完整和成熟的解决方案，包括关键器件的建议电压源。

　　AD834概览

　　AD834是ADI公司不断追求高精度模拟信号处理的成果，图1以框图形式提供其示意图。具体而言，它融入了ADI二十年来在制造模拟乘法器方面的宝贵经验。器件使用激光调整薄膜电阻，通过3 GHz外延双极性晶体管工艺构建而成。由于特别注重细微之处，失真和噪声异常低。图2显示了较详细的简化电路示意图。

图1. AD834框图

　　将X和Y输入应用于具有285 跨阻和约25 k小信号输入电阻的高速电压电流（V/I）转换器。两个输入端的满量程输入电压为±1 V.输入偏置电流通常为45 A.因此，差分对两个输入端的直流电阻必须相等，以便将失调电压降至*低，正如运算放大器一样。输入端电阻还会将高频振荡的风险降至*低。使用建议的电源电压时，V/I转换器的共模范围为±1.2 V.在该范围内，差分输入呈现70 dB的共模抑制，对于< 100 kHz的范围是保守额定值。V/I转换器内的偶数阶失真本身较低，同时内置失真消除电路，通常可将奇数阶非线性减小至±0.05%.

图2. AD834简化原理图

　　乘法器内核是一种大家熟悉的跨导线性电路。跨导线性原理[Ref. 1]利用了双极性晶体管的基极-发射极电压（V_BE）与集电极电流（Ic）之间的精密对数关系。跨导线性电路的输入和输出信号始终采用电流形式。内部节点的电压摆幅很小，因此不必对寄生结电容充电和放电，这也是带宽减小和压摆率受限的常见原因。所以跨导线性乘法器单元本身较快；也很容易实施成单芯片形式。不过，如果设计不仔细，这些器件可能引入失真。

　　该失真主要是由于内核晶体管内的发射极区域不匹配和电阻（欧姆）引起的（Ref. 2）。根据通道命名的传统惯例，如图2所示，X通道易受上述效应影响，而Y信号路径基本保持线性（四个输出器件Q3至Q6在许多方面类似于共基级或共源共栅电路）。因此，需要尽可能*低失真的信号应始终由Y通道处理。例如，在平衡调制器应用中，载波（本振电压）应施加于X输入，基带信号则施加于Y输入。

　　内核输出采用差分电流对形式。现在，这些电流的缩放通常通过在X输入端的V/I转换器内调节偏置电流来控制，该转换器还会决定以二极管形式连接的晶体管（Q1和Q2）内的电流。

　　在经典电压输出乘法器中，吸收不可避免的电阻不匹配所需的调节范围很小，此调整比例因子的方法可以接受。但在AD834中，传递函数涉及两个输入电压VX和VY、调整电压（在带隙基准电压源电路内生成，调整至**值，这里假设为1 V）和输出电流l_W:

　　此表达式中，电阻值R决定输出电流的校准。制造时，薄膜电阻的初始不确定性可高达±20%,调整比例因子的常规方**导致其他折衷（例如损失X输入V/I转换器内的可用信号范围）。

　　因此，AD834在内核后使用"吉尔伯特增益单元"[Ref. 3]来提供有效值R的所需调节，此调节实际上通过调整电流I_G,从而改变该单元的电流增益来实现。I_G调整后，R有效值为250 Ω,当两个输入端均处于满量程值±1 V时，可产生±4 mA的满量程输出电流。典型电流增益为1.6,由于此类型的放大器很快且会缓冲内核输出，乘法器的总体带宽实际上强于直接使用内核输出。

　　来自内核的偏置电流和增益设置电流I_G产生较大稳定电流（通常为8.5 mA），该电流流入输出W1和W2（引脚4和5）。仅将差分输出**指定为±4 mA.

　　输出电流可用各种方式转换回至电压。*简单的情况下，可能使用连接到正电源的负载电阻，但这些电阻不会将（两个）差分输出转换为单端电压。

　　为了让AD834正常工作，必须将输出引脚（4和5）拉至V+以上，以避免Q7至Q10发生饱和。为了免去独立电源的麻烦，此处包含的几个电路使用与AD834正电源引脚（6）串联的降压电阻；高于去耦所需值。

　　该降压电阻降低了引脚6的电压，从而为输出晶体管提供了额外偏置余量。例如，在图3所示的均方电路中，169 Ω降压电阻两端的11 mA静态电流产生1.86 V的裕量。由于仅旨在对电源进行去耦，与引脚3的负电源串联连接的去耦电阻仅为10 Ω。

图3. 直流至500 MHz均方电路

　　本应用笔记大部分是关于载入输出的更有效方式。例如，由于经过完全校准，两个或更多个AD834的输出可通过并联连接来**求和，如本应用笔记稍后讨论的均方根应用。