ATmega128L ATmega128L

ATmega128L
ATmega128 8 位微处理器，具有 128K 字节的系统内可编程Flash
ATmega128为基于AVR RISC结构的8位低功耗CMOS微处理器。由于其先进的指令集以 及单周期指令执行时间， ATmega128 的数据吞吐率高达1 MIPS/MHz，从而可以缓减系统在功耗和处理速度之间的矛盾。

ATmega128 特点
高性能、低功耗的 AVR® 8 位微处理器
先进的 RISC 结构
– 133 条指令 – 大多数可以在一个时钟周期内完成
– 32 x 8 通用工作寄存器 + 外设控制寄存器
– 全静态工作
– 工作于16 MHz 时性能高达16 MIPS
– 只需两个时钟周期的硬件乘法器

非易失性的程序和数据存储器
– 128K 字节的系统内可编程Flash
寿命: 10,000 次写/ 擦除周期
– 具有独立锁定位、可选择的启动代码区
通过片内的启动程序实现系统内编程
真正的读- 修改- 写操作
– 4K字节的EEPROM
寿命: 100,000 次写/ 擦除周期
– 4K 字节的内部SRAM
– 多达64K 字节的优化的外部存储器空间
– 可以对锁定位进行编程以实现软件加密
– 可以通过SPI 实现系统内编程

JTAG 接口( 与IEEE 1149.1 标准兼容)
– 遵循JTAG 标准的边界扫描功能
– 支持扩展的片内调试
– 通过JTAG 接口实现对Flash, EEPROM, 熔丝位和锁定位的编程

外设特点
– 两个具有独立的预分频器和比较器功能的8 位定时器/ 计数器
– 两个具有预分频器、比较功能和捕捉功能的16 位定时器/ 计数器
– 具有独立预分频器的实时时钟计数器
– 两路8 位PWM
– 6路分辨率可编程（2 到16 位）的PWM
– 输出比较调制器
– 8路10 位ADC
8 个单端通道
7 个差分通道
2 个具有可编程增益（1x, 10x, 或200x）的差分通道
– 面向字节的两线接口
– 两个可编程的串行USART
– 可工作于主机/ 从机模式的SPI 串行接口
– 具有独立片内振荡器的可编程看门狗定时器
– 片内模拟比较器

特殊的处理器特点
– 上电复位以及可编程的掉电检测
– 片内经过标定的RC 振荡器
– 片内/ 片外中断源
– 6种睡眠模式: 空闲模式、ADC 噪声抑制模式、省电模式、掉电模式、Standby 模式以及
扩展的Standby 模式
– 可以通过软件进行选择的时钟频率
– 通过熔丝位可以选择ATmega103 兼容模式
– 全局上拉禁止功能

I/O 和封装
– 53个可编程I/O 口线
– 64引脚TQFP 与 64 引脚 MLF 封装

工作电压
– 2.7 - 5.5V ATmega128L
– 4.5 - 5.5V ATmega128

速度等级
– 0 - 8 MHz ATmega128L
– 0 - 16 MHz ATmega128
ATmega128 引脚说明
VCC：数字电路的电源。
GND：地。
端口A(PA7..PA0)：端口A 为8 位双向I/O 口，并具有可编程的内部上拉电阻。其输出缓冲器具有对称的驱动 特性，可以输出和吸收大电流。作为输入使用时，若内部上拉电阻使能，则端口被外部电 路拉低时将输出电流。复位发生时端口A 为三态。
端口B(PB7..PB0)：端口B 为8 位双向I/O 口，并具有可编程的内部上拉电阻。其输出缓冲器具有对称的驱动 特性，可以输出和吸收大电流。作为输入使用时，若内部上拉电阻使能，则端口被外部电 路拉低时将输出电流。复位发生时端口B 为三态。
端口C(PC7..PC0)：端口C 为8 位双向I/O 口，并具有可编程的内部上拉电阻。其输出缓冲器具有对称的驱动 特性，可以输出和吸收大电流。作为输入使用时，若内部上拉电阻使能，则端口被外部电 路拉低时将输出电流。复位发生时端口C 为三态。
端口D(PD7..PD0)：端口D 为8 位双向I/O 口，并具有可编程的内部上拉电阻。其输出缓冲器具有对称的驱动 特性，可以输出和吸收大电流。作为输入使用时，若内部上拉电阻使能，则端口被外部电 路拉低时将输出电流。复位发生时端口D 为三态。
端口E(PE7..PE0)：端口E 为8 位双向I/O 口，并具有可编程的内部上拉电阻。其输出缓冲器具有对称的驱动 特性，可以输出和吸收大电流。作为输入使用时，若内部上拉电阻使能，则端口被外部电 路拉低时将输出电流。复位发生时端口E 为三态。
端口F(PF7..PF0)：端口 F 为ADC 的模拟输入引脚。
如果不作为ADC 的模拟输入，端口 F 可以作为8 位双向I/O 口，并具有可编程的内部上 拉电阻。其输出缓冲器具有对称的驱动特性，可以输出和吸收大电流。作为输入使用时， 若内部上拉电阻使能，则端口被外部电路拉低时将输出电流。复位发生时端口 F 为三态。 如果使能了JTAG 接口，则复位发生时引脚PF7(TDI)、PF5(TMS) 和PF4(TCK) 的上拉 电阻使能。端口 F 也可以作为JTAG 接口。在ATmega103 兼容模式下，端口F 只能作为输入引脚。
端口G(PG4..PG0)：端口G 为5 位双向I/O 口，并具有可编程的内部上拉电阻。其输出缓冲器具有对称的驱动
特性，可以输出和吸收大电流。作为输入使用时，若内部上拉电阻使能，则端口被外部电
路拉低时将输出电流。复位发生时端口G 为三态。
端口G 也可以用做其他不同的特殊功能。
在ATmega103 兼容模式下，端口G 只能作为外部存储器的所存信号以及32 kHz 振荡器 的输入，并且在复位时这些引脚初始化为PG0 = 1， PG1 = 1 以及PG2 = 0。PG3 和 PG4 是振荡器引脚。
RESET：复位输入引脚。超过*小门限时间的低电平将引起系统复位。低于此时间的脉冲不能保证可靠复位。
XTAL1：反向振荡器放大器及片内时钟操作电路的输入。
XTAL2：反向振荡器放大器的输出。
AVCC：AVCC为端口F以及ADC转换器的电源，需要与VCC相连接，即使没有使用ADC也应该如此。使用ADC 时应该通过一个低通滤波器与VCC 连接。
AREF：AREF 为ADC 的模拟基准输入引脚。
PEN：PEN是SPI串行下载的使能引脚。在上电复位时保持PEN为低电平将使器件进入SPI串行
下载模式。在正常工作过程中PEN 引脚没有其他功能。