创意电子(GUC)推出**代16奈米高带宽内存(HBM)物理层(PHY)与控制器(Controller)，采用已通过硅验证的中介层(Interposer)设计与CoWoS(Chip on Wafer on Substrate)封装。 这个**的超高容量内存解决方案，正是为了满足人工智能(AI)、深度学习(DL)及各种高效能运算(HPC)应用与日俱增的需求。
GUC**研发副总梁景哲表示，在HBM研发上采用3D内存技术，相关的研发深度及衍生费用相当惊人，因此此次的发表别具意义，这是该公司**将*新HBM物理层/控制器IP整合到SoC，透过GUC所设计的中介层来存取堆栈内存晶粒，然后以CoWoS 2.5D技术来完成封装。 该公司预期高速且低功耗的256Gbit/s HBM IP，将提供DRAM****的效能，并提升高阶运算工作的反应速度。
高带宽内存(HBM)是运用在3D堆栈DRAM的高效能内存接口，通常与高效能图形加速器或网络装置结合使用，在2013年由JEDEC采用成为业界标准，而**代HBM2也于2016年1月由JEDEC采用。
HBM2是使用在SoC设计上的下一代内存协议，可达到2Gbit/s单一针脚带宽、*高1024支针脚(PIN)，总带宽256Gbit/s。 1024针脚的HBM2 PHY使用硅穿孔(through-silicon via)与8-Hi(8层)DDR芯片堆栈(Chip Stack)做链接，此设计需采用台积电的先进2.5D封装技术CoWoS。 CoWoS使用次微米等级硅晶接口(中介层)，将多个芯片整合到单一封装内，能够进一步提高效能、降低功耗，达到更小尺寸。
公安机关备案号：
