比利时微电子

  *〈搭载双功函数金属栅极的垂直堆栈环绕式栅极(GAA)硅纳米 CMOS 晶体管〉H. Mertens 等，IEDM 2016

  **〈以本体硅环绕式栅极垂直堆栈之水平纳米线技术中的静电放电二极管〉S.-H. Chen 等，IEDM 2016

  延伸阅读：台积电7nm制程新技术，速度提升4倍

  在12月3~7日于美国举行的IEEE国际电子元件会议上，台积电宣布以其*新版3D FinFET电晶体，可用于生产更新一代智能手机及其他移动装置处理器的**全新7纳米制程技术，借此正式加入全球7纳米制程技术竞争战场，并彰显其较英特尔更快的制程技术进展，显示晶圆代工厂...

  OFweek电子工程网讯 据海外媒体报道，即使近年摩尔定律(Moore’s Law)进展速度趋缓，但全球各家芯片制造商仍持续开发新一代制程技术。在12月3~7日于美国举行的IEEE国际电子元件会议(IEDM)上，台积电宣布以其*新版3D FinFET电晶体，可用于生产更新一代智能手机及其他移动装置处理器的**全新7纳米制程技术，借此正式加入全球7纳米制程技术竞争战场，并彰显其较英特尔(Intel)更快的制程技术进展，显示晶圆代工厂具备的技术优势。

  根据科技网站ZD Net及EETimes报导，台积电为了展示7纳米制程技术，在会议中介绍一款由7纳米制程生产的全功能256MB SRAM测试芯片，据称该芯片存储器细胞(Memory Cell)尺寸仅0.027平方微米，可提供相较于现有16纳米FinFET制程高达4成的性能速度提升，以及高达65%的功耗节省。

  台积电7纳米制程技术采用当前的193纳米浸润式微影技术(Immersion Lithography)，与三星、GlobalFoundries以及IBM等竞争业者宣布的7纳米制程技术，是采用新型态极紫外光微影技术(EUV)有所差异。有鉴于EUV技术至少要等到2018~2019年以后才可能见到量产就绪，因此要等到EUV技术成熟问世可能仍需一段时间，不过EUV具备成本降低等优势。

  值得注意的是，台积电7纳米制程技术并非与目前*新的10纳米制程技术做比较，而是与16纳米进行规格比较，这意谓台积电等于一次跳了2个甚至3个制程世代达7纳米技术水准。台积电在会中也透露，该公司7纳米制程SRAM良率已达50%，外媒分析称这是值得注意的成就。

  外界多半认为10纳米只是一个寿命短的过渡制程技术，目前三星电子(Samsung Electronics)已开始以10纳米制程量产，首款10纳米处理器可能将于2017年初发布;GlobalFoundries计划直接跳过10纳米，直攻7纳米制程技术，并计划将从2018年初开始进行7纳米制程风险生产。

  台积电则计划从2016年第4季开始采10纳米制程技术量产，预计2017年底才会见到7纳米制程导入生产，台积电强调，该公司正将重心放在协助客户尽速面向市场推出7纳米芯片产品。

  由此快速的制程技术进展步伐，也意谓晶圆代工厂商已在半导体制程技术上取得技术**优势，如英特尔已延后10纳米生产进程，并预计2017年底以后才会发布首款桌上型电脑(DT)处理器“Cannonlake”。作为此进程延后下的过渡权宜策略，英特尔改发布采14纳米制程的Kaby Lake处理器。

  另外，虽然ASML的EUV系统至今仍仅在量产前的发布阶段，不过台积电已宣布自有5纳米制程节点将开始采用EUV技术。