以下是2701天前的记录
硬件设计
1 2016年11月04日 星期五升级至4K超高清12G-SDI接口时需要考虑的三件事
德州仪器 (0)超高清 (UHD) 显示器时代来了! YouTube、Netflix和Amazon Instant Video等大型流媒体公司开始提供4K内容,毫无疑问,越来越多的内容将可以随时随地获取。正因如此,广播和专业视频内容供应商就会持续升级他们现有的传输接口,以满足更高分辨率的视频内容所带来的不断增长的带宽需求(请见图1)。图1:高分辨率视频如果你是一名系统设计人员,研究广播或专业视频设备,例如视频切换器、显示器、路由器、格式转换器或具有串行数字视频接口 (SDI) 的分布式放大器等,你很有可能考虑过以下这三个问题:1. 传输接口:SDI还是基于IP的视频(10千兆以太网)?多年来,广播公司和其他内容提供商使用SDI进行未压缩的视频传输,并且形成了一整套的基础架构来支持其运行;然而,以太网接口上的IP(互联网协议)传输变得越来越普遍。有一款现成可用的IP解决方案可以降低成本,提供灵活的基础架构实现方式=,并且增加了更高数据速率的可扩展性,这一切都得益于以太网在数据中心和其它通信基础架构应用中的普及。电影电视工程师学会 (SMPTE)定义了针对4K视频传输、基于SDI(用于12G-SDI的ST
2016硬见***论坛:为**者解决产品化技术难题
电子发烧友网 (0)作为高交会同期重点活动,由云创硬见主办的2016硬见***论坛将于11月19日在深圳会展中心1号馆国际信息发布厅举办,据主办方云创硬见的负责人介绍,本次论坛邀请到硬创圈内多名享誉盛名的专家、大佬共话从创业创意到硬件产品量产过程中的**技术与方案,探讨互联网时代下智能硬件未来发展趋势,内容包括产品工业设计、硬件设计、软件设计、物料选型、互联网云端功能搭建等。众创时代,不论是新创团队、研发型企业,还是互联网转型的企业,从创意诞生到产品上市都不得不面临各种复杂的难题:研发团队不靠谱、产品质量太差、缺乏可制造性设计经验、缺乏供应链的支撑等等,导致项目举步维艰、频繁遇坑,项目夭折或跳票的悲剧常有发生。为了帮助**创业者解决产品开发过程中的硬件**疑难,找到靠谱的硬件**解决方案,云创硬见打通产业链上下游**壁垒,针对产品设计、研发、生产等各环节的痛点,邀请洛可可、壮壮优选、金百泽、机智云等行业知名企业的专家大佬齐聚一堂,共同探讨互联网时代下“创意-产品化”的硬件**出路。在本次活动中,金百泽科技副总经理、云创学院院长李享将借助金百泽在电子电路制造领域积累的150万种产品设计样品制造与产品化经验,
WIFI模块轻松实现接入物联网案例
SiliconLabs (0)如何让自己的既有设备联网?我想这是多数产品设计者们正在考虑的问题。笔者作为一名研发工程师,分享本篇文章给大家,介绍我们通过添加WGM110 WiFi模块的方式将公司原有设计产品成功接入物联网的实现案例。设计一个可实现既有产品功能的带有以太网连接的主控芯片,无论从集成度,还是硬件成本上来说,都是非常优的选择。但是,公司原有产品已经投入市场多年,无论硬件还是软件都经过了多年的实验与客户实地的验证,如果修改硬件设计,那么稳定性方面的潜在风险将突显出来。另外,自行设计射频类模块的研发技术风险、认证费用与整体设计成本也较难估算,综合考虑之后,我们选择了Silicon Labs的低功耗即插即用型WiFi模块WGM110。Silicon Labs公司为WGM110模块的设计提供了全套的layout设计指导与物料清单,其高度集成的模块设计使得母板设计非常轻松,有效地降低了开发难度,节省了开发时间。我们的硬件工程师也只花**的时间就设计完成了测试原型机。在原有设计的基础上添加一个功能实现模块,从技术风险的角度上,我们还是能接受的。WGM110模块在硬件连接方面,提供了多种通讯接口,如I2C接口、USB接
美国国安局:手机加速计存在硬件设计漏洞,可致智能手机被黑
快科技 (0)功能强大的智能手机当中保存着使用者太多的秘密,而如何保护这些信息成为让人头疼的事情。往往人们认为良好的使用习惯和安装一款靠谱的防护软件就能保万无一失,但来自美国科学家的*新研究却令人心凉。想要黑掉一台智能手机,只需要播放一段声音这么简单。隶属美国国土**部的工业控制系统网络应急响应小组(ICS-CERT)在当地时间3月15日在官网发布警告称,五大世界知名传感器制造商生产的加速度计存在硬件设计漏洞,可导致智能手机被“黑”。据悉,这条预警基于美国密歇根大学和南卡罗来纳大学的一项研究,该研究指出利用特定频率的声音,来干扰甚至篡改手机传感器的输出值,从而操纵“无脑”信任传感器的手机系统。研究者称其为“声波病毒”。在实验过程当中,研究人员测试了来自5家知名生产商的20种加速度计品牌,其中75%的加速度计会**扰,而65%的加速度计的输出结果可以**控。这5家传感器生产商是:美国ADI(Analog Devices)、德国博世(Bosch)、美国应美盛(InvenSense)、日本村田制作所(Murata Manufacturing)和意法半导体(STMicroelectronics)。研究者表示
以下是2989天前的记录
硬件设计
2 2016年01月21日 星期四关于硬件设计,你应该知道的几个事实!
互联网 (0)Q:1、电阻电容的封装形式如何选择,有没有什么原则?比如,同样是 104 的电容有 0603、0805 的封装,同样是 10uF 电容有 3216、0805、3528 等封装形式,选择哪种封装形式比较合适呢?2、有时候两个芯片的引脚(如芯片A 的引脚 1,芯片B 的引脚 2)可以直接相连,有时候引脚之间(如A-1 和 B-2)之间却要加上一片电阻,如 22欧,请问这是为什么?这个电阻有什么作用?电阻阻值如何选择?3、藕合电容如何布置?有什么原则?是不是每个电源引脚布置一片 0.1μF?有时候看到 0.1μF 和 10μF 联合起来使用,为什么?4、所谓 5V TTL 器件、5V CMOS 器件是指什么含义?是不是说该器件电源接上 5V,其引脚输出或输入电平就是 5V TTL 或者 5v CMOS?A:1、电阻电容的封装与元件的规格有关,简而言之,对于电阻,封装与阻值(容值)和功率有关,功率越大,封装尺寸越大;对于电容,封装与容值和耐压有关,容值和耐压越高,封装尺寸越大。经验之谈,0603 封装的电容,容值*大为 225(2.2μF),10μF 的电容,应该没有 0805 的封装,而 3
新一代芯片不再只靠硬件设计,系统、应用成发展关键
Digitimes (0)半导体进入10纳米制程以下后,要顾及的不只是硬体开发,同样也得顾及装置的应用与周边科技。而愈是先进的制程,效能就越得靠应用和软体来表现出来。据Semiconductor Engineering报导指出,目前芯片产品设计主要有三大考量,一是成本,二是效能,三是功耗。几乎所有芯片设计都得符合功率预算(Power Budget),包括电费、数据中心的散热成本、或能源采集成本等等。摩尔定律发展速度开始减缓,也愈来愈难实现*初的预言,因此产业界也不得不展开许多转型。Microsemi技术长Jim Aralis表示,产业正经历****的转型,由于制程限制与相关成本关系,芯片的传统设计与使用方式也不得不改变。从芯片层级来看,可发现芯片设计愈来愈异质化,而在电路层级方面,则为了确保产品规模更进一步发展,而愈趋模拟化。除此之外,存��器也愈来愈重要,包括*佳存储器类型以及存储器的资料路径结构。混合存储器立方(HMC)、高频宽存储器(HBM)等新式存储器结构也开启芯片速度的新可能性。就连嵌入式快闪存储器也开始转向更**、高密度的替代方案,例如一次性可程式化存储器。进入物联网(IoT)时代,尤其是在工业应用与
DSP硬件设计需要注意的几个Tips
互联网 (0)数字信号处理芯片(DSP)具有高性能的CPU(时钟性能超过100MHZ)和高速先进外围设备,通过CMOS处理技术,DSP芯片的功耗越来越低。这些巨大的进步增加了DSP电路板设计的复杂性,并且同简单的数字电路设计相比较,面临更多相似的问题。以下是DSP硬件设计的一些注意事项,各位同仁可以参考。时钟电路选择原则1,系统中要求多个不同频率的时钟信号时,**可编程时钟芯片;2,单一时钟信号时,选择晶体时钟电路;3,多个同频时钟信号时,选择晶振;4,尽量使用DSP片内的PLL,降低片外时钟频率,提高系统的稳定性;5,C6000、C5510、C5409A、C5416、C5420、C5421和C5441等DSP片内无振荡电路,不能用晶体时钟电路;6,VC5401、VC5402、VC5409和F281x等DSP时钟信号的电平为1.8V,建议采用晶体时钟电路未用的输入/输出引脚的处理1,未用的输入引脚不能悬空不接,而应将它们上拉活下拉为固定的电平1)关键的控制输入引脚,如Ready、Hold等,应固定接为适当的状态,Ready引脚应固定接为有效状态,Hold引脚应固定接为无效状态2)无连接(NC)和保留
以下是3261天前的记录
硬件设计
3 2015年04月24日 星期五32位嵌入式处理器与8位处理器应用开发三大区别
互联网 (0)arm处理器在全球范围的流行,32位的RISC嵌入式处理器已经成为嵌入式应用和设计的主流。与国内大量应用的8位单片机相比,32位的嵌入式CPU有着非常大的优势,它为嵌入式设计带来丰富的硬件功能和额外的性能,使得整个嵌入式系统的升级只需通过软件的升级即可实现。而8位处理器通常受到的64K软件限制也不存在了,设计者几乎可以任意选择多任务操作系统,并将应用软件设计得复杂庞大,真正体现“硬件软件化”的设计思想。什么发生了改变目前,国内熟悉8位处理器开发的工程师非常多,开发工具和手段也很丰富,并且价格较低。而32位处理器的开发与8位处理器的开发则有着许多明显的不同。**,实时多任务操作系统(RTOS)引入32位嵌入式系统。由于32位CPU的资源丰富,指令集相对庞大,而且,系统软件比较复杂,所以,通常在开发时要选用相应的RTOS来对应用软件中的各个任务进行调度。软件设计工程师需要学习全新的RTOS技术,掌握底层软件、系统软件和应用软件的设计和调试方法。这对于***来说是一个新的挑战。当然,RTOS的引入,也将给嵌入式开发商带来软件的模块化和可移植化等好处,为软件的工程化管理做好准备。**,调试的硬
32位嵌入式处理器与8位处理器应用开发的区别
互联网 (0)ARM处理器在全球范围的流行,32位的RISC嵌入式处理器已经成为嵌入式应用和设计的主流。与国内大量应用的8位单片机相比,32位的嵌入式CPU有着非常大的优势,它为嵌入式设计带来丰富的硬件功能和额外的性能,使得整个嵌入式系统的升级只需通过软件的升级即可实现。而8位处理器通常受到的64K软件限制也不存在了,设计者几乎可以任意选择多任务操作系统,并将应用软件设计得复杂庞大,真正体现“硬件软件化”的设计思想。什么发生了改变目前,国内熟悉8位处理器开发的工程师非常多,开发工具和手段也很丰富,并且价格较低。而32位处理器的开发与8位处理器的开发则有着许多明显的不同。**,实时多任务操作系统(RTOS)引入32位嵌入式系统。由于32位CPU的资源丰富,指令集相对庞大,而且,系统软件比较复杂,所以,通常在开发时要选用相应的RTOS来对应用软件中的各个任务进行调度。软件设计工程师需要学习全新的RTOS技术,掌握底层软件、系统软件和应用软件的设计和调试方法。这对于***来说是一个新的挑战。当然,RTOS的引入,也将给嵌入式开发商带来软件的模块化和可移植化等好处,为软件的工程化管理做好准备。**,调试的硬
高通和印度NASSCOM携手 盼为印度打造硬件设计生态
DIGITIMES (0)印度Economic Times报导,高通(Qualcomm)将与印度软件协会(NASSCOM)携手合作推出“高通印度设计挑战”(Qualcomm Design in India Challenge),借此抛砖引玉为印度打造硬件产品和设计生态。 高通也将透过印度子公司在班加罗尔成立**实验室,为**企业提供技术和工程支援。参与“高通印度设计挑战”者的条件必须是成立至少1年的企业,且具备智能型手机、平板电脑、穿戴式装置、智能城市产品、汽车和远距离通讯、机器人和IoT生态装置等领域的硬件设计能力。高通将从中选出10家企业,每一家公司可得到1万美元的资金来制造产品原型,且可以进驻高通**实验室6个月来孵化创意点子。高通将从产品中选出3个*具发展前景者,并给予10万美元奖励。高通印度和南亚事业总裁Sunil Lalvani表示,高通响应印度总理Narendra Modi“印度制造”(Make in India)活动,试着让印度成为产品和硬件设计重镇,“高通印度设计挑战者”将鼓励本土工程专才和企业进行脑力激荡,并在**技术上进一步突破,盼能借此弥补工业、基础设施和社会的不足。
以下是3571天前的记录
硬件设计
4 2014年06月18日 星期三基于单片机的VRAM型彩色液晶显示模块设计(二)
21IC电子网 (0)4 软件系统设计及实现4. 1 操作YD2502 的程序设计YD2502 的指令码格式如下:其中: CA1 ,CA0 组合功能为内部寄存器通道的选择,功能如下:DISP :显示控制位。当DISP 设置为“1”时,液晶显示模块为开显示状态。当DISP 设置为“0”时,液晶显示模块为关显示状态。X:表示未用位,可设为“0”。ATmega128 访问外部存储器的软件设计步骤是:先用extern 声明一个外部变量,再用map2ping_init 函数 SRAM = 0EFH ×100H + 0 = 0EF00H余数为7 ,则 RAM = 0EF00H + 2 = 0EF02H若此点为红色,则送入0EF02H 内存单元里的数据为[ 0EF02H] &11111000B + 00000100B例2 :若X 、Y 坐标为 SRAM = (5 - 1) ×100H + 1 ×3 = 403H余数为5 ,则 RAM1 = 403H + 1 = 404HRAM2 = 403H + 2 = 405H若此点为白色,则送入这两个单元的数据为[ 404H] &11111110B + 00000001B[ 40